Устройство синхронизации

 

МЙ4 :

Ф

О П И С А Н И Е 1 з ве

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТВЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) ЗаЯвлено01.10.75 (21) 2182866/18-09 (51) М. Кл. с присоединением заявки лГ

Н 04 L 7/04

Государственный комитет

Совете Министров СССР по делом изооретеннй и открытий (23) Приоритет (43) Опубликоваио05.09.78.Бюллетень М ЗЗ (53) УЙК 621,394. (45) l3:.Tà опубликования описания Ь, З, t8

662.2 (088,8) (72) Автор изобретения

О. Ф. Черепов (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

Изобретение относится к технике связи и может Hello.lüÇÎÂHTücя в дискретных системах управления и контроля радиоэлекТро H H hl. 1и объекта м и.

Из в CTHO VCTpOHCTBO CH HXpOHH3d ILIIH. COдержащее инвертор, IIOI ледовательно включенные блок питания и блок считывания, на управля1ощий вход которого поданы тактовые импульсы, а выход блока считывания подключен ко входу «блокировка» блока памяти (1).

Однако это уст1ойство имеет невысокую помехоустойчивость.

Цель изобретения — — повышение помехоустойчивости устройства.

Для этого в устройство синхронизации. содержащее инвертор последовательно вклю-. ченные блок памяти и блок считывания, на управляющий вход которого поданы тактовые импульсы, а выход блока считывания подключен ко входу «блокировка» блока памяти, к дополнительным сигнальным входам блока памяти и блока считывания подключен выход инвертора, а первый сигнальный вход блока считывания соединен с соответствующим входом блока памяти.

Блок памяти выполнен в виде элемента ИЛИ, ко входам которого подключены выходы первого и второго элементов И, к первым входам подключен выход инвертора, а выход элемента ИЛИ подключен ко второму входу первого элемента И, причем первым и дополнительным сигнальными входам11 блока памяти являются второй и третий вход второго элемента И, входом «блокировк໠— вход инвертора.

Г1ричем блок считывания выполнен на элементе ИЛИ, ко входам которого подключены выходы первого и второго элементов

И, а выход элемента ИЛИ подключен к

10 первому входу первого элемента И, ко второму входу которого подключен выход второго элемента ИЛИ, причем первым и дополнительным сигнальным входами блока считывания являются первый и второй входы второго элемента И,:1И. управляющим входом — третий вход второго элемента ИЛИ и первый вход второго элемента И, а входом «блокировк໠— второй вход последнего.

Нв чертеже изображена структурная электрическая схема предложенного устройства.

Устройство синхронизации содержит Носледовательно вкл1оченный блок памяти и блок 2 считывания, на управлякпций вход

623259

Формула изобретения

55 которого поданы тактовые импульсы, а выХОд блока 2 считывания подключен ко входу «блокировка» блока 1 памяти, к дополнительным сигнальным входам блока памяти и блока 2 считывания подключен выход инвертора 3, а первый сигнальный вход блока 2 считывания соединен с соответствующим входом блока 1 памяти.

БлОк 1 памяти выполнен В Виде элемента ИЛИ 4, ко входам которого подключены выходы первого и второго элементов И 5,6, к первым входам которых подключен выход инвертора 7, а выход элемента ИЛИ 4 подключен ко второму входу первого элемента И 5, причем первым и дополнительным сигнальными входами блока 1 памяти являются второй и третий вход второго элемента И 6, входом «блокировк໠— вход инвертора 7.

Блок считывания 2 выполнен на первом элементе ИЛИ 8, ко входам которого подключены выходы первого и второго элементов И9, 10, а выходэлемента ИЛИ 8 подключен к первому входу первого элемента И 9, ко второму входу которого подключен выход второго элемента ИЛИ ll, причем первым и дополнительным сигнальными входами блока 2 считывания являются первый и второй входы второго элемента ИЛИ 11, управл иощим входом — третий вход второго элемента ИЛИ ll и первый вход второго элемента И 10, а входом «блокировк໠— второй вход последнего.

Устройство работает следующим образом.

Информация передается парафазным сигналом от источника -! 2 информации по каналу 13 прямого кода и каналу 14 обратного кода 5.

При отсутствии сигнала информации, что соответствует отсутствию напряжения в канале 13 прямого кода и наличию напряжения в канале 14 обратного кода, на выходе элемента ИЛИ 4 и элемента ИЛИ 8, а, следовательно, и на выходе устройства, сигналы отсутствуют.

Если помеха вызывает появление напряжения в канале 13 прямого кода (в этом случае напряжение присутствует в обоих каналах 13, 14) или вызывает подавление напряжения в канале 14 обратного кода (в этом случае напряжение отсутствует в обоих каналах 13, 14), состояние выхода блока 1 памяти не изменяется, так как сигнал помехи не пройдет через элемент И 6, а состояние блока 2 считывания изменяется, так как сигнал помехи не пройдет через элемент И 9 из-за отсутствия напряжения на втором входе элемента И 9, Поступление тактовых импульсов также не изменяет состояния выходов элемента ИЛИ 4 и ИЛИ 8.

Сигнал информации, которому соответствует наличие напряжения в канале 13 прямого кода и отсутствие напряжения в канале 14, поступает через элементы И 6, 5

45 инвертор 3 и элемент ИЛИ 4 на выход блока 1 памяти и блокируется через элементы И 5, ИЛИ 4. В этом случае действие помехи, вызывающей пропадание напряжения в канале 13 или появление напряжения в ка..але 14 о братного кода, не вызывает измене:и сос-анния вь х ".а блока 1 памяти т е не выз-".-" Иг, - iания с i на !а на выходе элемента ИЛ!! 4. . Поступающий на устройство тактовый импульс через элементы И 10 и ИЛИ 8 проходит на выход блока 2 считывания, а следовательно, на выход устройства, и блокируется через элементы И вЂ” 9, ИЛИ 8. этот же сигнал с выхода элемента ИЛИ 8 поступает на инвертор 7, на выходе которого сигнал пропадает, а значит пропадает и сигнал на выходе блока 1 памяти (т. е. на зыходе элемента ИЛИ 4).

При пропадании тактового импульса пропадает сигнал на выходе элемента ИЛИ 11, затем на выходе элемента И 9, а, следовательно, и на выходе элемента ИЛИ 8, т. е. на выходе устройства. Таким образом в этом случае фронт выходного сигнала устройства формируется задним фронтом тактового импульса.

Если входной сигнал накладывается на передний фронт тактового импульса, устройство работает аналогично.

Если информационный импульс накладывается на задний фронт тактового импульса, устройство работает следующим образом.

Сигнал информации записывается в блок 1 памяти. С выхода элемента ИЛИ 4 сигнал поступает через элементы И 10 и ИЛИ 8 на выход устройства, выход.ной сигнал элемента ИЛИ 8 блокируется через элементы И 9 и ИЛИ 8 и через инвертор 7 поступает на блок 1 памяти, вызывая пропадания сигнала на выходе последнего (т. е на выходе элемента ИЛИ 4).

При пропадании информационного импульса пропадает сигнал на выходе элемента ИЛИ 4, затем — на выходе элемента И 9, а следовательно, и на выходе элемента ИЛИ 8. Таким образом, в этом случае задний фронт выходного сигнала устройства формируется задним фронтом информационного импульса. Помеха, действующая на канал 13, не влияет на рассматриваемый ход работы устройства.

1. Устройство синхронизации, содержащее инвертор, последовательно включенные блок памяти и блок считывания, на управляющий вход которого поданы тактовые импульсы, а выход блока считывания подключен ко входу «блокировка» блока памяти, отличающееся тем, что, с целью повыщения помехоустойчивости, к дополнитель623259

П иен

Составитель Т. Маркина

Редактор Г. Марховская Техред О. Луговая Корректор E. Папп

3 аказ 4929/49 Тираж 805 Подписное

ПНИИПИ Государственного комитета Совета Министров СССР по делам изпбретений и открытий

I 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, уа. Проектная, 4 ным сигнальным входам блока памяти и блока считывания подключен выход инвертора, а первый сигнальный вход блока считывания соединен с соответствующим входом блока памяти.

2. Устройство по п. 1, отличающееся тем, что блок памяти выполнен в виде элемента ИЛИ, ко входам которого подключены выходы первого и второго элементов И, к первым выходам которых подключен выход;нвертора, а выход элемента ИЛИ подключен <о второму входу первого элемента И, причем первым и дополнительным сигнальными входами блока памяти являются второй и третий вход второго элемента И, входом «блокировк໠— вход инвертора.

3. Устройство по и. 1, отличающееся тем, что блок считывания выполнен на первом элементе ИЛИ, ко входам которого подключены выходы первого и второго элементов И, а выход элемента ИЛИ подключен. к первому входу первого элемента И, ко второму входу которого подключен выход второго элемента ИЛИ, причем первым и дополнительным сигнальными входами блока считывания являются первый и второй входы второго элемента ИЛИ, управляющиМ входом — третий вход второго элемента ИЛИ и первый вход второго элемента И, а входом «блокировк໠— второй вход последнего.

«

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

¹ 301856, кл. Н 03 К 19/42, 1971.