Вероятностное суммирующее устройство

 

Союэ Советских

Соцналнстнчвскнк

Рвспублкк

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свил-ву (22) Заявлено 14.10. (5 (21) 2181028/18 24 iii 63 f 927

2 (5)) M. Кл

g 06 г 15/;36

Ст 06 Г 7/385 с присоединением заявки № (23) Приоритет

Гооудорстеенний коннтет

Совета Миннотроо СССР оо делан изобретений и открытий (43) Опубликовано 05.11.78 Бюллетень _#_ - 41 (45) Дата опубликования описания 28.0g.78 (53) УДК 681.З (088.8) (72) Автор изобретения

А. Г. Кан ъ

1 (71) Заявитель (54) ВЕРОЯТНОСТНОЕ СУММИРУЮШЕЕ

УСТ РОЙ СТ BO

Изобретение относится к области вычислительной техники и может быть ис» пользовано в стохастических вычислительных машинах.

Известны устройства аналогичного назначения, содержащие вероятностные двоичные элементы, счетчики и тактовый генератор 1 .

Недостатком этих устройств является невысокая точность вычислений.

Наиболее близким по технической сутд- 0 ности к изобретению является вероятностное суммируюшее устройство, содержашее вероятностные двоичные элементы, информационные входы которых являются вхо.дами устройства, счетчик-накопитель, счетчик-делитель, тактовый генератор, выход которого соединен с тактовыми вхо дами вероятностных двоичных элементов и со входом счетчика-делителя j2).

Недостаточно высокая точность вычислений этого устройства обусловлена значительной длительностью цикла суммирования при последовательном способе опроса вероятностных двоичных элементов.

Мелью изобретения является повышеwe точности вычислений, Поставленная цель достигается тем, что предложенное устройство содержит

-axoaoaoA элемент логический порог",, аналоговый сумматор, компаратор и фор

\ мирователь. Выход каждого верояятностного двоичного элемента соединен с ссответствукчпим входом rf. -входового элемента логический порог", выход которо го соединен с суммируюшим входом аналогового сумматора. Выход аналогового сумматора соединен со входом компаратора, выход которого соединен с вычитаюшим входом аналогового сумматора и через формирователь со входом счетчиканакопнтеля.

Структурная схема устройства приве дена на чертеже.

Устройство содержит д (по числу входов) вероятностных двоичных элементов

1, д -входовой элемент логический пс por 2, аналоговый сумматор 3, компа. ратор 4, формирователь 5, счетчик-накот631 92 7 питель 6, тактовый генератор 7 и счетчик-делитель 8.

Выход каждого элемента 1 соединен с соответству»ощип входом элемента 2, выход. которого соединен с суммирующим входом аналогового сумматора 3. Выхоп сумматора 3 соединен со входом компаратора 4, выхоп которого соединен с вычитающим входом сумматора 3 и через формирователь 5 со входом счетчика-на- »О копителя 6. Выход генератора 7 подкл»о чен к тактовым входам элементов 1 и кЬ . входу счетчика -делителя 8.

Устройство работает следующим обрлзом. »5

На входы эпел»ентов 1 подаются в параллельном двоичном коде суммируемые числа. На выходе каждого элемента 1. формируется бинарная случайная последо-. вательность, вероятность Р появления единиц в которой пропорциональна значению входного суммируемого числа Х

В каждом такте тактового генератора

7 на входах элемента 2 образуется случайная сумма единиц бинарных последовательностей, поступающих с И элементов 1. В зависимости от в»сла единиц, поступивших в данном такте на все входы элемента 2, на его выходе появляется соответствующий уровень аналоговогс сигнала, который суммируется в сумматоре 3 с су-ммарным уровнеМ ранее записанных сигналов. По пост»окении в сумматоре 3 уровня сигнала, равного уровню срабатывания компаратора 4, последний срабатывает и своим выходным сигналом по вычитающему входу сумматора 3 уменьшает его содержимое на уровень сигнала, равный уровню срабатывания коМпаратора. Одновременно выходной сигнал; 4О компаратора 4, преобразованный формирователем 5 в счетный импульс, фиксирует ся счетчиком-накопителем 6.

Для выполнения компаратором 4 функ пни усреднения результата вычислений по числу каналов Yl уровень его срабаты+вания выбран пропорциональным числу l1 с коэффициентом пропорциональности, рацным коэффициенту преобразования числа входных единиц в выхопной анало» овь»й сигнал, установленный в элементе 2.

Счет»ик-делитель 8 фиксирует общее число Я испытаний.

Отношение показа»ц»й счетчиков 6 и

8 дает результат вычислений, усрепненный по числу Ж испытаний.

Параллельный способ опроса вероятностных двоичных элементов, используемый в предложенном устройстве, в }1 pai сокращает длительность цикла суммирования, что приводит (пр»» числе каналов »» " 4) к повышению точности вычислений по сравнению с известными способами тем большей, чем больше число °

Формула изобретения

Вероятностное суммирующее устройст-во, содержащее В вероятностных двоичных элементов, информационные входы которых явля»отся входами устройства, счет- чик-накопитель, счетчик-делитель, тактовый генератор, выход которого соединен с тактовыми входами вероятностных двоичных эчементов и со входом счетчика-делителя, о т л и ч а ю ш е е с я тем, что, с целью повышения точности вычислений, оно содержит»»»входовой элемент логический порог", аналоговый сумматор, компаратор и форл»ирователь; причем выход каждого вероятностного двоичного элеме»»та соединен с соответствующим входом ц — входового элемента "логический порог", выход которого соединен с суммирующим входом аналогового сумматора; выход аналогового сумматора соединен со входом компаратора, выход которого соединен с вычитающим входом аналогового сумматора и через формиро ватель со входом счетчика-накопителя.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

М 324628, кл. С» 06 Г 7/385.

", Авторское свидетельство СССР

% 4@@221, кл, Q 06 Р 18/36, БНИИПИ Заказ 6344/48

Тираж 784 Подписное

Филиал ППП Патент» г. Ужгород, ул, Проектная. 4