Сеточный микропроцессор

 

Союз Соеетсиии

Социалистичвскии

Республик

33025 (6() Дополнительное к авт. свил-ву (22) Заявлено10.06.77 (21} 2495042/18-24 с присоединением заявки №(23) Приоритет (43) Опубликовано 15.11.78.Бюллетень № 42 (45) Дата опубликования описания 20.11.78

Кл.

6 F 15/32

Гвеудврствеиимй кватет

Совете Миииетров СИР ве делам изебретеиий и еткрытий

ДК 681.333 (088.8) (72) Авторы изобретения

Г. Е. Пухов, А. E. Степанов, В, Н. Скорик и К. А. Бабордин (71) Заявитель

Институт электродинамики АН Украинской ССР (54) СЕТОЧНЫЙ МИКРОГ1РОЦЕССОР

Изобретение относится к аналоговой вычислительной технике, в частности к электрическому моделированию.

Известна модель сеточной области, используемая в устройству для решения зад тч теплопроводности (1), содержащая блок ввода, регистр, сумматор и блок умножения.

Наиболее близким техническим решением к данному изобретению является сеточный микропроцессор (2), содержащий сумматор, первый умножнтель, цифровой интегратор и инвертор.

Известные устройства не обеспечивают необходимую точность.

Цель изобретения — повышение точности.

Это достигается тем, что сеточный микропроцессор содержит элемент задерж» ки,второй умножитель, элементы И, регистр и накапливаюший сумматор, вход ко- ® торого подключен к выходу второго умножителя, вход которого соединен с выходом первого элемента И, первый вход которого подключен к управляющей шине, вто25 рой вход первого элемента И соединен с прямым выходом регистра, инверсный выход которого подключен к первому входу второго элемента И, второй вход которого соединен с управляющей шиной, выход второго элемента И подключен к одному входу сумматора, другие входы которого являются входами сеточного микропроцессора, выход сумматора через элемент задержки подключен ко входу первого умножители, выход которого соединен с информационным входом регистра.

На чертеже показана блок-схема сеточного микропроцессора.

Сеточный микропроцессор содержит сумматор 1, состоящий из двухвходовых комбинационных сумматоров 2-6, элемент

7 задержки, первый умножитель 8, р гистр 9 (типа RS ) с прямым и инверсным выходами, элементы И 10 и 11,вто рой умножитель 12, накапливающий сумматор 13. Позициями 14-18 обозначены входы сеточного микропроцессора.

Все связи на чертеже, обозначенные стрелками, многоразрядные, и соответст633025 венно все блоки также являются многоразряднымии

Работа сеточного микропроцессора ос» новайа на использовании так называемого

Т-преобразования, в соответствии с кото- 5 рь>м, например, решение задачи д И а о ам ак5+ аР С д— (.> ) — пространственные коор- И определяется по формуле

>6

-4U (х;,з,,М-QF (.х;,у %)3 х 1> ю дr 15 где А (k) и ВЬ)коэффициенты преобразо вания, соответствующие к -му циклу;

Ч (Х;,М k ) - промежуточные значения сеточной функции; а (х;,, g) - член, соответствующий Л6 правой части решаемого управления (1);

U (X . у. Ф ) - значение функций в точке с координатами Х,3.. в момент вре- мени >,, 1) 9 динаты точек;

К - номер цикла.

Сеточный микропроцессор работает сле» дующим образом.

На вход 19 сеточного микропроцессо 5й, ра подается код начальных условий зада чи, который запоминается в триггерах ре» гистра 9. На вход 16 подается код, соответствуюший правой части уравнении (1), На вход 20 первого умножителя 8 Зк подается код величины А(>>), на вход 21 второго умножителя 12 подается код величины a(t).

При подаче на вход 22 в момент вре» мени 1 положительного импульса, инфор 4Е мация, содержашаяси в регистре Э, посту" пает с прямого выхода этого регистра че рез элемент И 10 на вход умножителя

12, в котором происх>щит ее умножение ,на В(%) . Код результата умножения по» 5 ступает иа вход накапливающего суммато» ра 13, Одновременно обратный код инфор мании с инверсного выхода регистра 9 через элемент 8 11 посвупает на один из входов двухвходового комбинационного, сумматора 5, при этом »>роизводится ум ножение этого кода на ностояиную дли данного узла сеточного микропроцессора двумерной области величину, равную четы рем, путем пцостраиотвеаиэго сдвига дво ичко кодированной информации иа два дво ичных разряда влево. В более общем слр чае р -мерной задачи (где P - 1,2,3 размерность пространственной области) настройка микропроцессора производится пространственным сдвигом многоразрид ной шины цепи обратной связи.при подклю чении ее к входу двухвходового комбина ционного сумматора 5. на р разрядов влево.

Одновременно на входы 14, 15, 17, 18 поступает двоично-кодированная информация от четырех соседних узлов. Вырабатываюшийса код суммы на выходе сумматора 1 поступает в элемент 7 задержки с временем задержки Г, которое больше или равно времени окончательного формирования кода суммы на вььходе сумматора 1.

В момент времени t <4 4Z, совпадающий с временем окончательного формирьвания кода суммы на выходе сумматора

1, действие положительного импульса на входе 22 прекращается, после чего код информации с выхода элемента 7 задержки поступает на вход умножителя 8, на выходе которого вырабатывается код ре зультата ее умножения на А(Й) . Код про» изведения с выхода умножителя 8 посту пает на вход регистра 9 и запоминается в его триггерах. На этом первый цикл заканчивается.

После этого, в момент времени1 >t t T

5 1 на вход 22 вновь подается положительный импульс, в течение которого описан» ный выше процесс повторяется, при этом в накапливающем сумматоре 13 образуется сумма результатов редыдушего и данного циклов. Требуемая цель повышении точности достигается в сеточном микропроцессоре за счет, введения в него до полнительных блоков (накапливающего сум матора 13, умножителя 12, регистра 9 с прямым и инверсным выходами и элемента 7 задержки) и установления между ними новых связей, что сделало возможным осуществлять необходимое количество циклов Ю для достижения заданной точности вычислений, сохраняя при этом устойчивость за счет соответствующей за держки кода информации в элементе 7 за держки. Кроме того, имеется возможность повышения точности устройства за счет увеличении числа двоичных разрядов в ко дировании исходной и промежуточной ин. формации.

Формула изобретения

Сеточный микропроцессор, содержащий

=умматор и первый умножитель, о т л и

633025

М 15 16

17 1Я

Составитель И. Дубинина

Редактор Н. Каменская Техред 3. Фанта КорректорЕ, Папи

Заказ 6555/39 Тираж 784 Подписное

ИНИИПИ Государственного комитета Совета Министров СССР но делам изобретений и открытий

113035, Москва, )К35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 чаю щийся тем, что,сцелью поЬышения точности, в него введены элемент .! задержки, второй умножитель, элементы

И, регистр и накапливаюший сумматор, вход которого подключен к выходу второ 9 го умножителя, вход которого соединен с выходом первого элемента И, первый аход которого подключен к управляющей шине, второй вход первого элемента И соединен с прямым выходом регистра, инверсный O выход которого подключен к первому вхо» ду второго элемента И, второй вход кото рого соединен с управляюшей шиной, выход второго элемента И подключен к одному входу сумматора, другие входы которого явлются входами сеточного микро процессора, выход сумматора через эпе мент задержки подключен ко входу перво го умножителя, выход которого соединен с информационным входом регистре

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

% 373735, кл. G 06 G 7/56, 1971.

2. Авторское свидетельство СССР

34 510725, кл.; G 06 9 7/48, 1974.