Следящий функциональный преобразователь

 

ОП ИСАЙИЕ

ИЗОБВЕТЕН ИЯ

Союз Советских

Социалистических

Республик

<ш634308

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свид-ву (22) Заявлено 01. 11.76 (21) 2417479/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано25.11.78.Бюллетень М 43 (45) Дата опубликования описания 28.11.78

2 (51) M. Кл

СО6а 3Ю0

Госудврствеииый комитет

Совета Иииистров СССР вс делом изобретеиий и открытий (53) УДК681.325 (088. 8) (72) Авторы изобретения

Б, Г. Кадук, С. И. Рудковский, Е. И, Тур и С. С. Колотуша (71) Заявитель

Всесоюзный научно-игследовательский институт аналитического приборостроения (54) следящий Функиионлльн ый пРеоВРлзовлтель

Предлагаемое устройство относится к области вычислительных машин и может быть использовано для обработки цифровой измерительной информации.

Известно устройство для вычисления степенной функции (11, содержащее группу сдвиговых регистров, группу су1с1маторов, коммутатор, выходной регистр и блок управления.

Нецостатком устройства является его большая сложность.

Наиболее близким по конструкции и вы. полняемьтм функциям является устройся» во $2), соцержащее первый и второй реверсивные счетчики, первый и второй логарифматоры, шину показателя степени, множительный блок, первый вход которого соединен с выходом первого логарифматора,элемент И и блок сравнения, первый вход которого соединен с выходом множительного блока, второй вход соединен с выхоцом второго логарифматора, первый и второй выходы блока сравнения соединьны с входами суммирования и вычитания второго реверсивного счетчика соответственно, а третий выход через элемент И соединен со счетным вхоцом второго реверсивного счетчика.

Недостатком известного устройства является относительная узость функционалных возможностей, заключающаяся в невозможности вычислений логарифмичес»кой функции.

Целью изобретения является расширение функциональных возможностей за счет вычисления логарифмических функций.

Указанная цель достигается тем, что устройство содержит цифроаналоговый преобразователь и первый и второй переключатели, причем выход второго реверсивного счетчика соединен со входом цифроаналогового преобразователя и че» рез первый переключатель - co входом второго логарифматора, выход первого реверсивного счетчика через первый переключатель соединен со входом первого логарифматора и через второй переключа

634308

Вьчисление ) =fog Ê и и р при СОД И l И g fog A при Йодгй = И сДгс при х Fog È g+PogгИг при х Kog К с0аД И < при х.log N<=gog йг

Суммирование

Вычитание

Останов тель к шине показателя степени, выход цифроаналогового преобра зователя через второй переключатель соединен со вторым входом множительного блока, который через второй переключатель соединен с ши- у ной показателя степени, На чертеже приведена блок-схема преобразователя. Вход первого реверсивного счетчика 1, осуществляющего суммирова- 1Е ние или вычитание импульсов в зависимости от знака вводимой переменной величины, соединен с входом преобразователя, через который вводится переменная величина + а М, представляющая собой И последовательность счетных импульсов, Выход первого реверсивного счетчика 1 соединен с выходом преобразователя М, контролирующим суммарное показание счетчика в течение всего времени преобраэо- 26 вания, и через переключатель 2 с входом

Выход второго реверсивного счетчика

8 соединен через переключатель 2 со вхо» дом второго логарифматора 6 и с выходом преобразователя, с которого считываются результаты вычислений: g «М 1, LJ =EOg Й . >

Логарифматоры 3, 6 предназначены для представления в аналоговой форме соответственно значений Log К < и Epg г Й < при работе преобразователя в режиме вычисления у К и для представления в

l(1 аналоговой форме соответственно значений fogга и РойM < при работе преобразователя в режиме вычисления g 1оД,„N.

Логарифматоры 3, 6 имеют одинаковые построения и выполнены следующим образом, С входом логарифматора соединены входы блока 10 выделения старшего значащего разряда и информационные входы сдвигающего регистра 11. Каждый из выходов блока 10 выделения старшего

И значащего разряда соединен с одним из управляющих входов коммутатора 12, предназначенного для подключения одного иэ сопротивлений Я, 2 ...,, 7R резисторМ ной матрицы 13 к части резисторной матрицы 13 дробных значений 0,105 К; 0,185 ф

0,265 g; 0,325 ; 0,385 К; 0,455 @

0,525 R; 0,570 R; 0,650 R;0,710 R; первого логарифматора 3, Вьход первого логарифматора 3 соединен с входом множительного блока 4„второй вход которого соединен через второй переключатель 5 с шиной показателя степени х(а), через которую вводится значение переменных q - показателя функции ц = tt", или ц — основание логарифма при вычислении функции g = Й . или Ч х

У

=Logk 1 соответственно, В первом случае множительным блоком выполняется операция Х ° Log N y во втором1ОД < д И . Выходы множительного блока 4 и второго логарифматора 6 соединены с входами блока сравнения 7, три выхо- да, которого соединены с входами второго реверсивного счетчика 8 суммирс ванне, вычитание" и через элемент

Vi 9 со счетным входом, Блок сравнения 7 предназначен для включений второго реверсивного счетчика 8 в режимы:

0,760 К; 0,815 R; 0,875 й; 0,910 К;

0,970 R. Выходы блока 10 выделения старшего значащего разряда соединены также с управляющими входами сдвигающегo регистра 1 1, таким обра зом, что при коде числа И, со старшим зна чащим разрядом 2, 2 или 2 производится сдвиг кода числа М на 3,2 или 1 разряд вправо (умножение) соответственно, а для числа и со старшим значащим разрядом 2, 2 или 2 — на

5 ь 7

1, 2 или 3 разряда влево (деление) соответственно. Выходы 2, 2, 2, 2 сдвигающего регистра 11 соединены со входами 2, 2 1, 2, 2 дешифратора о

14, а выходы последнего с управляющими входами коммутатора 15, ключи которого стоят в цепях: сопротивлений дробной части матрицы 13, Один коммутирующий выход каждого ключа соединен с соответствующим сопротивлением, а вторые выходы ключей целой и дробной матрицы соединены, между собой, Общая точка схемы, объединяющая вторые выводы сопротивлений кратных R, является выходом логарифматоров 3 и 6, а общая точка, объединяющая вторые выводы сопротивлений меньших К, соединена с корпусом.

634308

При работе преобразователя в режиме вычисления функции EJ = РОД, 1<(шина

Х(с<) преобразователя через второй переключатель 5 соединяется с входом первого логарифматора, а вход множительного у блока 4 соединяется с выходом цифроаналогового преобразователя 16, вход которого постоянно соединен с выходом второго реверсивного счетчика 8.

Алгоритм вычисления логарифмов чи- !6 сел заключается в следующем, Показатель степени старшего значащего разряда численно равен характеристике 8ОД Ц

& 2

13

Расйолагая значениями мантисс логарифмов всех чисел в интервале 2 +2К Кл1 (в данном логарифматоре для удобства понимания взят конкретный пример — используются предварительно вычисленные @ с определенной точностью значения мантисс чисел в интервале 2 +2, к=4) с

5 помощью логарифматора можно с той же точностью вычислить все числа, мень» ше 2" . Таким образом, для вычисления мантисс логарифмов чисел меньших

24 необходимо умножать эти числа на

2 и (где п1 - старший эначаший разряд числа К ), после чего значение мантиссы вновь полученного числа берется ® из известного массива логарифмов чисел в интервале 2 +2, что аналогично сдвигу кода числа< Н вправо на щ К pa зря д ов.

Аналогично для вычисления мантисс логарифмов чисел Щ > 2 "I И > 24)

N-К необходимо умножить эти числа на2 (щ-4)

2 ) после чего значение мантиссы вновь

)g полученного числа берется из известного массива логарифмов чисел в интервале

2 -2" (2 -2> ), что аналогично сдвигу кода числа И влево на iП - lC( ра зрядов.

Исходная информация в логарифматоре представлена в виде номиналов сопротивлений Я, 2R, ..., 7g (для вы»числения характеристики) и номиналов сопротивлений g с 1, численные значения которых соответствуют мантиссам логарифмов чисел в интервале 2 4 — 2

Выбор необходимого значения характеристик логарифма двоичного числа )<(про» изводится через коммутатор 12, управляемый блоком 10 выделения старшего значащего разряда, а выбор значения

И ° мантиссы осуществляется через коммутатор 15, управляемый с выходов дешифратора 14, количество выходов которого равно количеству номиналов дробных значений R

Преобразователь в режиме вычисления

Lj = Ц " работает следуюшнм образом.

Предположим на входах преобразователя (входы первого реверсивного счет чика 1 и множительного блока 4) присутствуют переменные величины ЬЦ <,Х и в первом реверсивном счетчике 1 сформировано число Ч1, например, К < = .0,2, 1 2 „2 л 0 g4+0,2 +< 2 +(,2 +12 = 105, введенное в первый погарифматор Э в блок 10 выделения старшего значащего разряда и сдвигаюший регистр 11, Блок выделения старшего значашего разряда выделит иэ кода числа М g разряд 2

B результате чего на соответствующем его выходе появится управляющий < сигнал, с помошью которого через коммутатор

12 к коммутатору 15 будет подключено сопротивление 6 Я . Одновременно этим же сигналом будет произведен сдвиг кода числа К <, в регистре 11 на р) — kI (то есть на 6-4 2) разряда влево и с выхода дешифратора 14 через коммутатор 15 последовательно к сопротивлению

6Р, будет подключено сопротивление

0,650 g.

Суммарное сопротивление 6,650 ипи эквивалентные ему величины тока или напряжения в множительном блоке 4 умножаются на аналоговую величину X u результат, х Ipg2Й < подается на один вход блока сравнения 7, на второй вход котсрого с выхода второго логарифматора 6 поступает сигнал, пропорциональный

/pe N2 где hl - значение выходного кода второго реверсивного счетчика 6.

При X Epg Й1>1оф И с выхода блока сравнения 7 на второй ренерсивный счетчик

8 поступает сигнал, переключающий счетчик в режим суммирования. В этом случае происходит заполнение второго реверсивного счетчика 8 импульсами через элемент И 9 и преобразование получаемого числа во втором логарифматоре

6 в его логарифм до тех пор, пока не наступит равенство X LOP z К л = оД < Й g,, что означает и < — К . В результате чего элемент И 9 закрывается, препятствуя поступлению счетных импульсов, Аналог<лчная операция производится прихЬД И1 с с>д Ц с той лишь разницей, что второй реверсивный счетчик 6 работает в режиме вычитания.

Для рябо-,ы в режиме вычисления

g=Epg К переключатели 2, 5 переводят ся в положения, соединяющие выход пер6343О8 8

Формула изобретения вого реверсивного счетчика 1 с входом второго логарифматора 6, шина х(д) преобразователя, через которую подается .значение величины сй соединяется с входом первого логарифматора 3, выход циф- у роаналогового преобразователя 16 соединяется со вторым входом множительного блока 4. В этом случае в первом логарифматоре 3 вычисляется значение величины (op а, которое подается на 11 один вход множительного блока 4, во втором реверсивном счетчике 8 формируется число М <, аналоговый эквивалент которого подается с выхода цифроаналогового преобразователя 16 на второй вход множительного блока 4, вычисленное значени е величины Н < Kpg < a подается на один вход блока сравнейия 7, на второй вход которого с выхода второго логарифматора 6 подается значение величины оф К 1 . При постижении равенства

5<7.îô а=Роф g< элемент И 9 закрываеч ся и число Я, накопленное к этому . времени во втором реверсивном счетчике

8, является результатом вычислений и считывается с выхода преобразователя, так как преобразуя равенством ((Я а Cog М1 можно получить

Работа логарифматоров в обоих режимах аналогична.

Таким образом, дополнительное введе ние в преобразователь цифроаналогового преобразователя и двух переключателей, коммутирующих соответствующим образом .40 связи между блоками, позволяет вычислять как показательную, так и логарифмическую функции.

Следящий ф"нкциональный преобразователь, содержащий первый и второй ре версивные счетчики, первый и второй логарифматоры, шину показателя степени, множительный блок, первый вход которого соединен с выходом первого логарифматора, элемент И и блок сравнения, первый вход которого соединен с выходом множительного блока, второй вход соединен с выходом второго логарифматора, первый и второй выходы блока сравнения соединены с входами суммирования и вычитания второго реверсивного счетчика соответственно, а третий выход через элемент И соединен со счетным входом второго реверсивного счетчика, о т л и— ч а ю шийся тем, что, с целью расширения функциональных возможностей за счет вычисления логарифмических функций, он содержит цифроаналоговый преобразователь и первый и второй переключатели, причем выход второго реверсивного счетчика соединен со входом цифроаналогового преобразователя и через первый переключатель - со входом второго логарифматора, выход первого реверсивного счетчика через первый переключатель соединен со входом первого логарифматора и через второй переключатель к шине показателя степени, выход цифроаналогового преобразователя через второй переключатель соединен со вторым входом множительного блока, который через второй переключатель соединен с шиной показателя степени.

Источники информации, принятые во внимание при экспертизе:

1, Авторское свидетельство СССР

N. 491946, кл, g 06 F 7/38, 1973.

2. Авторское свидетельство СССР

N 481918, кл. G 06 J 3/00, 25.08.74.

6343О а

Составитель М, Аршавский

Редактор 11. Мепуришвили Техред Н. Лпдрейчук Корректор 11. Небола

Заказ 6764/48 Тираж 784 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открьггий

113035, Москва, Ж-35, Раунская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4