Устройство сопряжения

 

Союз Соввтских

Социалмстммесних

Республик

642702

* ,) (61) Дополнительное к авт. свил-ву— (22) Заявлено 25.05.76 (2}) 2365484/18-24 с присоединением заявки №вЂ” (23) Приоритет

ФФ<. «

G 06 F 3/04

ГесудзРетевиный квинтет

СССР на делам нзебретеннй н открытий

Опубликовано 15,01.79, Бюллетень ¹ 2

Дата опубликования описания 15.01.79 рз) ьдк

681.325 (088.8) (72) Авторы изобретения

В. М. Морозов н В. И. Климов (71) Заявитель (54) УСТРОЙСГВО СОПРЯЖЕНИЯ 2

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения, и может быть использовано в системах телензмереннй.

Известно устройство сопряжения, содержащее анализаторы активности, блок памяти моментов появления требований на опрос каналов, детекторы максимального сигнала, логическую, схему выбора каналов, схему статической памяти адреcos каналов, схему динамической памяти адресов каналов, днодную матрицу, ключи н элемент

ИЛИ (1). В подобных устройствах по результатам контроля за активностью измеряемых параметров производится только адаптивная дискретизация. В канал связи выдаются существенные отсчеты с учетом времени их появления .. адреса контролируемого канала. Известно устройство сопряжения, содержащее анализаторы активности измеряемых параметров, логическую схему совпадения, которая состоит нх схемы совпадения, схем элементов ИЛИ, и каскады антисовпаденяй, схем элементов И, схемы статической н дннаьической памяти адресов каналов, диодную матрицу, ключи и элементы ИЛИ (2). Такие устройства осуществляют неравномернув дискретизацию измеряемых параметров и нх адаптивную коммутацию в зависимости от активности и погрешности восстановления с учетом нумерации каналов, по которым осуществляется контроль этих пара5 метров. Однако в ннх отсутствует контроль за активностью каналов на заданном временном интервале. Наиболее близким к изобретению но технической сущности и достигаемому результату является устройство сопряжения, содержащее

lб блок памяти моментов появления требований, первая группа входов которого соединена с выходами анализаторов активности входных сигналов, детектор максимального сигнала, выходы которого через блок выбора каналов соединены со

1S входами шифратора, регистр, первый вход которого соединен с первым выходом шифратора, а разрядные выходы через детектор соединены со входами элемента ИЛИ, блок опроса, первый вход которого соединен с выходом элемента

Ю ИЛИ, а выход — с управляющим входом блока памяти моментов появления требований, группу элементов И, первые входы которых. соединены с выходами дешифратора, причем группа входов

642702 устройства соединена с первыми входами анализаторов активности входных сигналов и со вторыми входами элементов И группы элементов И, выходы дешифрагора соединены с соответствующими входами второй группы входов блока памяти моментов появления требований н со вторыми входами соответствующих анализаторов активности входных сигналов, установочный вход шифратора, вторые входы регистра и блока ного сигнала соединены соответственно с первымчетвертым входами устройства, первый, второй и третий выходы которого соединены соответственно со вторым выходом шифратора, с выходом элемента ИЛИ и с выходами группы элементов И (31. - Принятаа в известном устройстве дисциплина коммутирования каналов основывается на контроле за активностью параметров, а при равной активности лредпочтение отдается параметрам, передаваемым по каналам с мены ж ми порядковыми номерами, и не s полной мере учитывает априорные и текущие свойства параметров с учетом режимов функционирования контролируемого объекта, Это приводит к тому, что известное устройство недостаточно надежно н имеет относительно узкие функцноиалыгые возможносп .

Цель изобретения — повышение надежности н расширение функциональных возможностей путем обеспечения адаптации устройства к изменению параметров входных сигналов. В описываемом устройстве это достигается тем, что оно содержит блок задания приоритетов, блок формирования сигналов отклонения и группу блоков суммирования, причем выходы блока формирования сигналов отклонения соединены с первыми входами соответствующих блоков суммирования группы, выходы блока памяти моментов ноявления требований соединены со вторыми входами соответствующих блоков суммировании группы, выходы которых соединены с группой входов детектора максимального сигнала, первая и вторая группы входов блока формировачия сигналов отклонения соединены соответственно с группой входов устройства и с выходами дешнфратора, вход и выходы блока задания приоритетов соединены соответственно с пятым входом устройства и с третьей группой входов блока памяти моментов появления требований, а выход блока опроса соединен с опросным входом блока формирования сигналов отклонения. Кроме того, в устройстве блок формирования сигналов отклонения содержит узлы контрольных сигналов, схемы сравнения и накопители, причем выходы блоков контрольных сигналов соединены с первымн входами соответствующих схем сравнения, вторые входы которых соединены с соответствующими входами первой группы входов блока, первые

55 опроса, управляющий вход детектора максималь- 1о

20

25 входы накопигелей соединены с выходами соответствующих схем сравнения, вторые входы накопителей соединены с соответствующими входами второй группы входов блока, третьи входы схем сравнения соединены с опросным входом блока, а выходами блока являются выходы накопителей.

На фнг. 1 приведена структурная схема описываемого устройства; на фиг. 2 — блок формирования сигналов отклонения, один из вариантов выполнения; на фиг. 3 — блок опроса, один из вариантов выполнения.

Описываемое устройство содержит анализаторы 1 активности входных сигналов, блок 2 памяти моментов появления требований, блок 3 задания приоритетов, блок 4 формирования сигналов, группу 5 блоков б суммирования, детектор 7 максимального сигнала, блок 8 выбора каналов, шифратор 9, регистр 10, дешифратор 11, группу

12 элементов И 13, элемент ИЛИ 14, блок 15 опроса, группу 16 входов, входы 17-21, выхбды

22 — 24. Позициямп 25 — 32 обозначены соответственlio первая и вторая группы входов блока формирования сигналов отклонения, первая, вторая и, третья группы входов блока памяти моментов появления требований, управляющий вход блока памяти моментов появления требований, управляющий вход детектора максимального сигнала, опросный вход блока формирования сигналов отклонения. Блок формирования сигналов отклонения (см,фиг.2) может быть выполнен из узлов 33 контрольных сигналов, схем 34 сравнения н накопителей 35. Блок опроса (см.фиг.3) может быть выполнен из счетчиков 36 и 37, триггера 38, элемента 39 занрета и элемента 40 задержки. Блок 2 может быть выполнен в виде группы генераторов пилообразного напряжения.

Сигналы с группы 16 входов (напрнмер, от измерительных преобразователей) непрерывно анализируются анализаторами 1 и схемами 34 сравнения. Анализаторы 1. в соответствии с текущими характеристиками входных сигналов осуществляют нх неравномерную дискретизацию по выбранному алгоритму и формируют импульс на опрос данного канала, если разность между значением входного сигнала и напряжением, вырабатываемым анализатором, достигнет допустимой погрешности приближения. Фронтом сформированного импульса запускается генератор пилооб разного напряжения. в блоке 2 памяти моментов появления требований на опрос канала. Если требования от нескольких анализаторов 1 поступают одновременно, то генераторы блока 2 запускаются в один и тот же момент времени.

Каждый генератор блока 2 вырабатывает линейно нарастающее (или линейно падающее) напряжение. Величина наклона этого напряжения определяет величину задаваемого приоритета каждого

642702 измерительного преобразователя и задается блоком 3 задания приоритетов.

При назначении приоритетов исходят иэ важности и степени участия различных систем и устройств контролируемого объекта в обеспечении нормального функционирования объекта.

jlJIHTcJlhHocTb пилообразного напряжения, вырабатываемого генератором блока 2, зависит от количества требований, поступающих за время обслуживания прибора. Длительность обслужива- 10 ния каждого требования выбирают постоянной, равной длительности слова в двоичном коде, состоящем из информационной и адресной частей телеметрического кадра.

Схема 34 сравнения блока 4 непрерывно 15 сравнивает величины выходных сигналов с напряжениями узла 33 контрольных сигналов.

Значения этих напряжений определяют зоны нормального поведения телеметрируемых параметров, а близость контролируемых сигналов к 2о этим зонам или величина ухода сигналов за нх пределы определяет, по-существу, текущие приоритеты параметров.

По результатам сравнения на накопителях 35 формируются напряжения, значения которых 25 пропорциональны величине отклонения входного сигнала от напряжения узла 33 контрольных сигналов.

Напряжения с накопителей 35 и с генераторов цилообраэного напряжения блока 2 суммируются 30 с помощью блоков 6 и поступают на детектор 7 максимального сигнала.

Детектор 7 представляет собой схему сравнения с несколькими входами и с общей нагрузкой.

В момент сравнения, который соответствует 55 началу слова в телеметрическом кадре, с общего синхронизатора передающей аппаратуры системы телеизмерений поступает импульс. В этот момент на выходе детектора 7 появляется сигнал на том выходе, который соответствует входному сиг- о. налу с максимальным напряжением. Наибольшее напряжение поступает с выхода такого канала, где по результатам анализа заданных приоритетов и сигналов блока 4 с учетом времени запуска генератора блока 2 на входе блока 6 действует максимальное напряжение.

Таким образом, детектор 7 выполняет роль диспетчера, организующего дисциплину обслуживания с учетом времени поступления заявок и их приоритетных признаков. so

Сигналы с выходов детектора 7 поступают на входы блока 8 выбора каналов. В случае, если с выхода детектора 7 напряжение поступило только иа один вход блока 8, то он пропускает это напряжение на выход, не оказывая на него никакого воздействия. Если же в момент сравнения одинаковые по величине напряжения появляются одновременно на нескольких выходах детектора

7 {групповое требование}, то иа выход блока 8 выбора каналов приходит напряжение с того входа, который соответствует наименьшему номеру канала. Напряжение с одного иэ выходов блока 8 поступает на шифратор 9, где осуществляется формирование адреса соответствующего канала в двоичном коде. Этот код переписывается в регистр 10 и возбуждает соответствующий выход дешифратора 11, и элемент И 13 из группы

12 элементов И 13 данного канала открывается.

Напряжение с соответствующего входа группы 16 входов через элемент И 13 поступает на аналогоцифровой преобразователь. Одновременно осуществляется сброс анализатора 1 генератора пилообразного напряжения в блоке 2 и накопителя 35 группы 5 данного канала в исходное положение.

На этом заканчивается цикл обслуживания одного требования.

При низкой активности контролируемых параметров требования на опрос каналов формируются принудительно блоком 15, подачей импульса на генераторы блока 2 для их запуска и для запнрания схем 34 сравнения блока 4. При этом одновременно во всех каналах появляется требование на обслуживание. Коммутатор приступает к выполнению требований иа обслуживание, начиная с канала с высшим программным приоритетом. Счетчик 36 .блока 15 подсчитывает количество выполненных требований. Поскольку принудительно обслуживаются все каналы и требований эа фиксированный интервал много, то триггер 38 блока 15 устанавливается в рабочее положение и размыкает цепь подачи импульса принудительного опроса через элемент 39. Если сохраняется низкая активность контролируемых параметров, то цикл принудительного опроса повторяется.

Таким образом в результате учета состояния контролируемого объекта в различных режимах функционирования, текущего поведения параметров и времени появления требований на обслуживание описываемого устройства существенно расширяются функциональные возможности, а также повышается надежность путем уменьшения потерь информации о выявленных существенных параметрах в переходных режимах и аварийных ситуациях. При этом сломаюсть коммутатора увеличиваетсяя незначительно.

Формула изобретения

1. Устройство сопряжения, содержагцее блок памяти моментов появления требований, первая группа входов которого соединена с выходами анализаторов активности входных сигначов, детектор максимального сигнала, выходы которого через блок выбора каначов соединены со входами шифратора, регистр, первый вход KOfopoto cA)единен с первым выходом шифратора, а разрял2702

7 64 ные выходы через дешифратор соединены со входами элемента ИЛИ, блок опроса, первый вход которого соединен с выходом элемента

ИЛИ, а выход — с управляющим входом блока памяти моментов появления требований, группу элементов И, первые входы которых соединены с выходами дешифратора, причем группа входов устройства соединейа с первыми входами анали. заторов активности входных сигналов и со вторыми входами элементов И группы элементов И, выходы дешифратора соединены с соответствующими входами второй группы входов блока памяти моментов появления требований и со вторыми входами соответствующих анализаторов активности входных сигналов, установочный вход шифратора, вторые входы регистра и блока опроса, управляющий вход детектора максимального сигнала соединены соответственно .с нервым-четвертым входами устройства, первый, второй и третий выходы которого соединены соответственно со вторым выходом шифратора, с выходом элемента ИЛИ и с выходами группы элементов И, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения функциональных возможностей путем обеспечения адаптации устройства к изменению параметров входных сигналов, оно содержит блок задания приоритетов, блок формирования сигналов отклонения и группу блоков суммирования, причем выходы блока формировании сигналов отклонения соединены с первыми входами соответствующих блоков суммирования группь, выходы блока памяти моментов появления требований соединены со вторыми входами соответствующих блоков суммирования группы, выходы которых соединены с группой входов детектора максимального сигнала, первая и вторая группы входов блока формирования сигналов отклонения соединены соответственно с группой входов устрой5 ства и с выходами дешифратора, вход и выходы блока задания приоритетов соединены соответственно с пятым входом устройства и с третьей группой входов блока памяти моментов появления требований, а выход блока опроса со10 единен с опросным входом блока формирования сигналов отклонения.

2. Устройство по п.l, отл ича ющееся тем, что блок формирования сигналов отклонения содержит узлы контрольных сигналов, схемы

1S сравнения и накопители, причем выходы блоков контрольных сигналов соединены с первыми вхо дами соответствующих схем сравнения, вторые входы которых соединены с соответствующими входами первой группы входов блока, первые

20 входы накопителей соединены с выходами соответствующих схем сравнения, вторые входы накопителей соединены с соответствующими входамн второй группы входов блока, третьи входы схем сравнения соединены с опросным входом блока, а

25 выходами блока являются выходы накопителей.

Источники информации, принятые во внимание при экспертизе

30 1. Авторское свидетельство СССР И 225036, кп. G 08 С 19/28, 1965.

2. Авторское свидетельство СССР ll 4l 2619, кл. G 08 С 19/28, 1973.

3. Авторское свидетельство СССР И 407376, Зэ кл. 6 08 С 19/28, 1972.

642702

Редактор Л. Тюрина

Заказ 7761 46

Составитель Ф. Шагиахметев

Техред С.Мигай Корректор Е, Дичилскаа

Тираж 77g Подписное

ЦНИИИИ Государственного комитета СССР но делам изобретений н открьпнй

113035, Москва, Ж вЂ” 3S, Раушская наб., д. 4/S

Филиал ППП "Патент", г. Ужгород, ул. Проектнал, 4