Устройство защиты параллельно соединенных транзисторов
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических ееснубпик
2 (51) М. Кл.
Н 02 Н 7/20 (22) Заявлено 24.10.77 (21) 2536964/24-07 с присоединением заявки № (23) Приоритет—
Государственный комитет
СССР но делам изобретений и открытий
Опубликовано 25.01.79.Бюллетень № 3
Дата опубликования описания 28.01.79 (53) УДК621.316. . 925.4: 62 1. 314. . 57 2 (088. 8) (72) Автор изобретения
А. П. Пешков (71) Заявитель (54) УСТРОЙСТВО ЗАЩИТЫ ПАРАЛЛЕЛЬНО
СОЕДИНЕННЫХ ТРАНЗИСТОРОВ
Изобретение касается защиты полупроводниковых элементов.
Известно устройство защиты параллельно соединенных транзисторов, содержащее датчик, выход которого соединен с реагирующим органом защиты (1). 5
Недостатком этого устройства является низкая надежность.
Наиболее близким по техническим средствам и достигаемым результатам к предложенному является устройство защиты параллельно соединенных транзисторов, содержащее датчик тока, выход которого соединен с реагирующим органом защиты и коммутации, источники отпирающего и запирающего напряжения (2) .
Недостатком этого устройства является 15
его невысокая надежность.
Цель изобретения — повЫшение надежности.
Для этого устройство защиты снабжено элементом задержки, интегрирующей цепью и тремя управляемыми ключами, через первый из которых и интегрирующую цепь,источник отпирающего напряжения соединен с базами защищаемых транзисторов, к которым подключен также источник запирающего напряжения через второй ключ, элемент задержки и третий ключ, причем выходы реагирующего органа соединены с управляющими входами первого и второго ключей.
На чертеже дана структурная схема устройстваа защиты.
Оно имеет источник 1 отпирающего напряжения, ключ 2 отпирающего напряжения, интегрирующую цепочку 3, защищаемый регулятор 4, состоящий из нескольких параллельно соединенных транзисторов, датчик 5 тока, нагрузку 6, реагирующий орган 7 защиты и коммутации, источник 8 запирающего напряжения, первый ключ 9 запирающего напряжения, элемент 10 задержки и второй ключ 11 запирающего напряжения.
При подключении регулятора к питающей сети источник 8 через ключ 11 подключается к базовым цепям транзисторов регулятора 4. Орган 7 устанавливается в исходное состояние, при котором ключ 2 замкнут, а ключ 9 разомкнут. На интегрирующую цепочку 3 поступает отпирающее напряжение от источника 1. В цепи баз транзисторов регулятора 4 с выхода цепочки 3 поступает линейно изменяющееся отпирающее напряжение. Это напряжение поступает с задержИсточники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР № 501447, кл. Н 02 Н 9/02, 1975.
2. Авторское свидетельство СССР № 428498, кл. Н 02 Н 7/14, 1971.
Формула изобретения
Устройство защиты параллельно соединенных транзисторов, содержащее датчик тока, выход которого соединен с реагирующим органом защиты и коммутации, источСоставитель В. Литвиненко
Редактор Н. Разумова . Техред О. Луговая Корректор Д. Небола
Заказ 8037 51 Тираж 858 Подписное
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий
)I3035, Москва, Ж-35, Раушская иаб., д. . 5
Филиал ППП <с Патент», г. Ужгород, ул. Проектная. 4
644009
3 4 кой, определяемой временем установки ком- ники отпирающего и запирающего напряже мутатора в исходное состояние. ния, отличающееся тем, что, с целью повышеПри перегрузке сигналом датчика 5 тока ния надежности, оно снабжено элементом орган 7 устанавливается в положение, при задержки, интегрирующей цепью и тремя котором ключ 2 разомкнут, а ключ 9 замк- S у п р а в л я е м 5ыIм и к л ю ч а м и, через первый из конут, т.е. с базовых цепей транзисторов сни- торых и интегрирующую цепь источник отмается отпирающее напряжение и подклю- пирающего напряжения соединен с базами чается запирающее. Через интервал време- защищаемых транзисторов, к которым подни, определяемый элементом 10 задержки, ключен также источник запирающего напрязамыкается ключ 11, и в цепи баз транзис- жения через второй ключ, элемент задержторов регулятора 4 поступает запирающее 0 ки и третий ключ, причем выходы реагируюнапряжение. щего органа соединены с управляющими входами первого и второго ключей.
