Устройство для управления трехфазным инвертором

 

ОП ИСААКИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Сециаиистичесинк

Республик ощ 647831

К АВТОРСКОМУ СВИДЕТГЛЬСТВУ (61) Дополнительное к авт, свил-ву(22) Заявлено 15р376 (2(» 2333547/24-07 с присоединением заявки № (23) ПриоритетН 02 Р >3/16

Государственный комнтет

ccci но делам нзобретений и открытий (5З) УДК ,727(089.6) Опубликовано 1Ы2,79, fjloB,feтень _#_a

Дата опубликования описания 15,02.79 (72) Автор изобретения

B.B.Фоменко (71) Заявитель (54 ) УСТРОЙС1ВО ДЛЯ УПРАВЛЕНИЯ 7РЕХФА ЗНЬ71

ИНВЕР70РС(Л

Изобретение Относится к области электротехники и может быть использовано для систем управления трехфазными инверторами.

Известно устройство для угравления б инвертором на основе тиристорного пересчета. Функционально оно состоит из задающего генератора (3Г), кольцевого распределителя импульсов на тиристорах, формирователей широких импульсов для основных тиристоров, формирователей узких импульсов для коммутирующих тиристоров и тиристоров подзаряда, схемы формирования задержки (1) . Это устройство недостаточно надежно в работе из-эа многоступенчатости формирующих устройств.

Известно также устройство для управления инвертором на интегральных микросхемах, состоящее из 31, пересчетного кольца в виде щестиканального распределителя импульсов, блока предварительного формирования импульсов, выходных формирователей. Распределитель ипмульсов состоит из двоичного счетчика ОО сквозным переносом на трех 3 - -K триггерах,,а деление на б осуществляется введением обратной связи. Распределение импульсов по ка,налам осуществляется с помощью дещифратОРОВ на схемах совпаденкя H-HE пркчем длительность кмпульса каждОгО канала составляет 60 эл, град. выходной частоты (2) . хотя применение интегральных микросхем (ИлС) В устройствах управления дает значительный

Выигрыш В надежности, габаритах, недостатком Данного ус — ðñéñòâà Является низкая помехоустойчивость кз-за Возможности появления заГ1ресйенных c0(гоянкй на Выходах триггеров счетчика и схем И, функциональная сложность схем, наличке прозалов на импульсах для Основных тирксторов.

Наиболее близким техническим решением к предложенному является устройство для управления инверторсм, состоящее кз задающего генератора, пеое= счетного кольца, блока предварительНОГО фОРМИРОВаНИЯ ВЫХОДНЫХ УСИЛИТЕЛЕЙ импульсов. Пересчетное KGJlbLio HB cTBHдартных логических элемента"- состоит из шести Входных схем И и трех статических триггеров, управляемых по раздельным входам,,Задающий генератор управляет пересчетным кольцом и Вырабатывает узкие импульсы с длительностью больше длительнОСТИ г-роцесса коммутации в силовой схеме инВертора. Люб06 состОЯние тГиггерОВ

647832 соответствует определенному состояНИЮ ОСНОВНЫХ ТИРИСТОРОВ СИЛОВОЙ СХЕ мы (3), Недостатком такого устройства яв" ляется недостаточно высокая надежность системы управления и возможные сбои в работе силовой схемы инвертора 6 при ложной установке триггеров из-за помех.

Цель изобретения - повышение помехоустойчивости, Поставленная цель достигается тем, 10 что н устройство для управления трехфазным иннертором, содержащее последовательно соединенные задающий генератор, пересчетное кольцо, состоящее из трех..триггерон и логических элементов И, блок предварительного формирования и выходные усилители импульсов, дополнительно внеден корректирующий блок, состоящий иэ двух логических элементов И-НЕ и запоми- З1 нающего триггера, а пересчетное кольцо дополнительно снабжено логическим элементом НЕ, причем ко входам первого логического элемента И-НЕ подключен задаюший Генератор и выходы триггеров пересчетного кольца, а выход подключен к первому нходу запоминающего триггера и к первому нходу второго логического элемента И-НЕ, ко второму нхоцу которого подключен выход запоминающего триггера, выход второго логического элемента И-НЕ подключен кО вхОду ОднОГО из триГГеров пересчетного кольца, а второй вход запоминающего триггера подключен через логический элемент НЕ к ныходу логического элемента И пересчетного кольца, вход которого соединен с соответствующим выходом триггера пересчетного кольца, На чертЕже дана схема устройства для управления иннертором, устройстно содержит задающий генератор 1 пересчетное кольцо 2 (ПК)„ корректирующий блок 3, блок 4 преднарительного формирования, выходные усилители 5 импульс в. Пересчетное кольцо 2 сос-.оит иэ логических элементов И 6-11, логического элемента НЕ

12 и трех 3 — К триггерон 13, 14 и 15, управляемых по счетному входу от за- 50 дающего генератора, а по нходам J и К вЂ” выходами логических элементов

И, на входы которых подаются импульсы ЗГ и соответствующие прямые и инверсные выходы (-К триггеров ° Выходы Я триггеров подаются также на входы блока 4 предварительного формирования и на входы логического элемента И-HE

16 корректирующего блока. На вход элемента 16 подаются также импульсы 6О

ЗГ, а выход его соединен с одним иэ входов запоминающего И -5 триггера.

17 и с входом логического элемента

И-НЕ 18, По другому входу R — Ь триггер упранляется с выхода логического элемента И 8 и:ресчетного кольца через логический элемент НЕ 12, Вход логического элемента И-НЕ 18 соединен также с прямым выходом B, — - 5 триггера, а выход его управляет устаноночным входом ) -К триггера пересчетного кольца. Сформированные по длительности и положению но времени импульсы блока 4 предварительного формирования подаются на выходные усилители 5 импульсов, а с них — на управляющие переходы тиристоров.

Работает устройство следующим образом.

Прсдположим исходное состояние трех триггеров пересчетного кольца соотнетстнует коду 100 (Ц1- 1, О, Q 0), Логические элементы

И б, 8, 11 предвар.1тельно Открыты по одному входу. С приходом импульса

ЗГ они откроются и на входы 3 триг1 герон 13, 14 и вход К триггера 15 поступит 1, На входах К триггеров 13, 14 и на входе J триггера 15 в это время будут 0 . По окончании импульса З1 (по его заднему фронту) триггер 14 перекинется в противоположное состояние, а состояние триггеров 13 и 15 подтвердится. На триггерах П1< установится код 110.

После окончания второго импульса ЗГ будет код 010, третьего — 011, четвертого — 001, пятого 101, шестого

100. Таким образом, B исходное состояние ПК возвратится после шестого импульса, т,е. выходная частота будет н шесть раз меньше входной. Запрещенные состояния — коды 000 или

111 при нормальной работе не появляются. При этом логический элемент

И-HE 18 на работу ПК влияния не оказывает, так как там сохраняется 1, Работа ПК будет нарушена при появлении в схеме ложных 1 или 0 .

Для подавления их в устройстве имеется корректирующий блок, Допустим, что в ПК из-за кратко ременных импульсных помех появилось запрещенной состояние 111. Тогда при поступлении очередного импульса ЗГ на ныходе 5 -К триггера 15 установится 0 „ который установит запоминающий триггер

17 в состояние 1 и закроет логический элемент 18. После окончания переключающего импульса на выходе 18 сформируется уровень 0, который,. поступая на вход R, триггера 15, установит его в состояние 0 . Состояние ПК будет 110. Следующим переключающим импульсом сигнал нулевого уровня с логического элемента И 8 через логический элемент НЕ 12 установит триггер Р- 8 н исходное состояние. Аналогично восстанавливается нормальная работа ПК и при сбоях, приведших к коду 000, так как код ill устанавливается в ПК через один переключающий импульс. От647832 сюда следует, что в предварительной установке триггеров ПК нет необходимости, Данное устройство управлениЭ инвертором обеспечивает высокую Помехоустойчивость, избавляет от необходимости предварительной установки триггеров пересчетного кольца при одновременном повышении надежности.

Формула изобретения

Устройство для управления трехфазным инвертором, содержащее последовательно соединенные -:адающий генератор, пересчетное кольцо, состоящее из трех триггеров и логических элементов И, блок предварительного формирования и выходные усилители импульсов, о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости, оно дополнительно снабжено корректирующим блоком, состоящим из двух логических элементов И-НЕ и запоминающего триггера, а пересчетное кольцо дополнительно снабжено логическим элементом HE причем ко входам первого логического элемента И-НЕ подключен задающий генератор и выходы триггеров пересчетного кольца, а выход псдключен к первому входу запоминающего триггера и к первому входу второго логического элемента И-НЕ, ко второму входу которого подкЛючен выход запоминающего триггера, выход второго логического элемента И-НЕ подключен ко входу одного из триггеров пересчетного кольца, а второй вход запоминающего триггера подключен через логический эле10 мент НЕ к выходу логического элемента И пересчетного кольца, вход кото ,рого соединен с соответствующим выходом триггера пересчетного кольца, 1В Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 284150, кл. Н 02 И 1/08, 1970.

2, Технический отчет ОА10,120.424 0 Р 73025704 Система управления инвертором на интегральных микросхемах, ИО ВНИИЭИ, 1973, 3, Калашников Б.Е.,Кривицкий с,.O

Эпштейн И.И. Система управления инд8 верторами, М,, Энергия, 1974, с,91.

Составитель О.Наказная

Техред Э. мужик Корректор Л.Веселовская

Редактор Д.Зубов

Филиал ППП Патент „ r,ужГород, ул.Проектная, 4

Заказ 332/50 Тираж 856 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб,, д.4/5