Амплитудный анализатор спектра

 

ОП ИГРАНИ

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДИТИДЬСТВ

Союз Советских

Социалистических

Республик

)653574 (61) Дополнительное к авт. свид-ву2

1) М. Кл. (22) Заявлено 23.10.75 (21)2183398Л 8

\ с присоединением заявки №

С 01 R 23/16 (23) Приоритет

Опубликовано25.03.79.бюллетень

Государственный комитет

СССР оо делам изобретений и открытий

3) УДК621.317..757 (088.8) Дата опубликования описания 28. (72) Автор изобретения

М. E. Глущковский (71) Заявитель (54) АМПЛИТУДНЫЙ АНАЛИЗАТОР СПЕКТРА

Изобретение относится к ядерной электронике и может быть использовано в прецизионных амплитудных спектрометрических трактах, используюших полупроводниковые детекторы.

Известен амплитудный анализатор, в котором улучшение отношения сигнал/шум измерительного тракта производится в аналоговой форме. Он содержит детектор, предусилитель, формируюший усилитель, преобразователь и накопитель (! ) .

Основным недостатком анализатора является невысокое быстродействие и стабильность, определяемые формируюшим усилителем.

Наиболее близким техническим решением к изобретению является амплитудный ана- 15 лизатор с цифровым фильтром, содержаший последовательно соединенные детектор, усилитель, интегратор, преобразователь, промежуточное запоминающее устройство, арифметическое устройство и накопитель (2).

Однако наличие прецизионного преобразователя в этом анализаторе ограничивает быстродействие всей системы и, в частности, не позволяет эффективно работать в жесткой области спектра, требуюшей высокой тактовой частоты при обработке информации.

Целью изобретения является повышение точности в жесткой (наиболее часто используемой) области спектра.

Это достигается тем, что в амплитудный анализатор спектра, содержагций последовательно соединенные детектор, усилитель и интегратор, первый преобразователь, подключенный к входу арифметического блока срез постоянное запомпнаюшее устройство, накопитель, сумматоры и блок управления, выход которого подключен к управляющим входам интегратора, первого преобразователя, постоянного запоминающего устройства, арифметического блока н накопителя, а вход соединен с выходом усилителя, ввелены аналоговое запоминаюшее устройство и второй преобразователь, связанные между собой через первый сумматор, второй вход которого подключен к друтому выходу аналогового запоминаюшего устройства и olповременно к первому входу второго сумматора, второй вхгд которого подключен к выходу интегратора и к первому выходу аналогового запоминаюгцего устройства. Выход второго сумматора связан со входом

653574 первого преобразователя. Причем выход блока управления подключен к управляющим входам аналогового запоминающего устройства и второго преобразователя, выход которого соединен с первым входом третьего су мматора, своим вторым входом подключенного к выходу арифметического блока, а выходом — к входу накопителя.

На фиг. 1 приведена структурная схема анализатора; на фиг. 2 — диаграммы, поясня!опцие ее работу.

Анализатор содержит детектор 1, Который через последовательно соединенные

<0 усилитель 2, интегратор 3, второй сумматора 4, первый преобразователь 5. промежуточное запоминающее устройство 6, арифl5 метнческий блок 7 и третий сумматор 8 соединен с накопителем 9.

Кроме того, интегратор 3 через аналоговое запоминаюшее устройство 10, первый сумматор 11 и второй преобразователь 12 соединен со вторым входом "ðåòüåãî сум,ма- 20 тора 8, а усилитель 2 через блок 13 управления с управляющими входами интегратора 3, преобразователей 5 и !2, промежуточного запоминающего устройства 6, арифметического блока 7, аналогового запоминающего устройства 10 и накопителя 9. Второй выход аналогового запоминающего устройства 10 подключен к вторым входам первого и второго сумматоров 1! и 4.

На фиг. 2 приведены диаграммы напряжений в наиболее важных точках анализа- 30 торы. На фиг. 2а показаны сигналы на выходах усилителя 2 и интеграторы 3, причем и t — обрабатываемые временные интервалы соответственно до и после прихода анализируемого сигнала.

На фиг. 26-2д приведены диаграммы сигналов соответственно на управляюших входах интегратора 3 и первого преобразователя 5, управляющем входе аналогового запоминающего устройства 10, первом и втором выходах этого устройства. 40

На фиг. 2» показано время анализа второго преобразователя !2, а на фиг. 2ж-з сигналы на управляюших входах арифметичесKoãо блока 7 и наKoпителя 9.

Анализатор работает следующим обра45 зом.

Блок 13 управления непрерывно вырабатывает тактовые импульсы, которые задают циклы интегрирования в интеграторе 3, запускают первый преобразователь 5 и промежуточное запоминаюшее устройство 6. 50

При отсутствии входного сигнала на обоих выходах аналогового запоминающего устройства 10 поддерживается постоянное напряжение, примерно равное входному. На выходе второго сумматора 4 напряжение равно разнице между напряжением с выхо55 да интегратора 3 и постоянным напряжением со второго выхода аналогового запоминающего устройства 10, т. е. ны вход первого преобразователя 5 поступает нулевое напряжение. Зто напряжение непрерывно кодируется и запоминается в промежуточном запоминающем устройстве 6.

При попадании частицы в детектор 1 на выходе усилителя 2 и, соответственно, интегратора 3 BQBHHK3cT перепад напряжения. Одновременно этот сигнал попадает в блок 13 управления, который подает управляющий сигнал в аналоговое запомина 0шее устройство !0 и на его втором выходе появляется напряжение, равное входному сигналу. Таким образом, после прихода сигнала напряжение на входе первого преобразователя 5 не меняется и <)H н<родолжыет код!!ровать шумовое напряжение.

Первый сумматор 1! определяет рызниHv напряжен)IЙ ны рызпь<х выходах 333.10гового запомины)ощего устройства 1О и li0дает ее на вход второ!.о преобразователя 12.

Как видно из диаграммы, после сип!а1;i на выходе сумматора 11 напряжение cT330BIITся равным 11 и кодируется вторым преобразователем !2.

Проме)куточное завом!иныю!цее устройство 6 представляет собой многоразрядный сдвиговый регистр, емкость QJ!IOI о разряда которого равна сумме кодируемых TdKтов до ti и после 4 IlpHxo33 сигнала. 33лись информации прскра!ца ТсН блоком 13 управления после прохождеп!!я последн»i î такта HHTEpB(1Jl3 Гг. Г1осле этого информация Но команде постуг<ает в арифметический

Олок 7, г !е vvIHo)K3»Tc)1 ны еоэффпци(нть1, соответствук)щие идеалы!ому фильтру,п суxlМ П P)< C ÃC Я.

Pp3v;IhT3T, пол) ч(.нный B ырифм(TIIH ском блоке 7, является усредненным уровllpivI шумов в момент прихода cHI Hiiла и с кладывается в третьем сумматоре 8 с амплитудой сигнала. После сум YIèpOB3Hllÿ р»зуг!!тат передается в н а коп п тел ь 9.

Поскольку сразу после ок<)H lilHlfя !)рсоб разования на H(рвом выхо;!е анал<ггово<о запоминаюшего устройства 10 также устанавливается напряжение, равное входному сигналу, то после передачи кода в H3KOIIHTcль 9 анализатор готов к приему следу)oil(IIX си<палов.

На первый HpPOOp330B3T»ль 5 1<остуll3K)T только шумовые сигналы и поэтому для него достаточ!го 2() — -2 уровней квант<и)ыния.

Второй преобразователь 12 имеет около 2 !в

2!2 уровней квантования, Iiî время кодированияя Hd I IOpH 10K -- 110 1торы бол ьHI<., чсм первого.

Таким образом, за счет раздельного кодирования и обработки полезного сигналя и шума можно значительно увеличить быстродействие анализатора в целом, 1то позволяет, например, повысить точность из653574

Формула изобретения

25 фиг. 1

Фиг. Z

Г!НИИПИ Заказ 1286)34 Тираж fggQ Подписное

Филиал Г!ПГ! «Патент», г Ужгород, ул. Проектнаи, 4 мерений в жесткой области спектра (ло 1

МэВ и выше) .

Анализатор (2) имеет тактовую частоту 5 (ЧГц, что определяется первым преобразователем, имеющим 2 уровней квантования. При работе на этой частоте в жесткой области спектра проигрыш в отношении сигнал/шум по сравнению с идеальным фильтром составляет около 30 — 50Чг,.

Даllíûé анализатор позволяет повысить тактовую частоту до 15 — 20 м ц, что сокра- 10

)пает погрешность до 2 — 4,/().

Имеется и другой путь использования изобретения.

Г1ри тактовой частоте 5 мГц (работа в мягкой области спектра) ))еализация аныt " 15 лизатора значительно урощается, TBI как несмотря на увеличения числа э!e))e)Iтов исключается прсцизионный быстродействующий преобразователь (2 уровней, 5 мГц), выполнение которого находится на пределе технических возможностей, что лает возмож- 20 ность построить анализатор с цифровым фильтром пы отечественных комплектук)щпх элемент! х.

Амплитудный аны IHçàòîð спектра, солер ж а щи и последовательно со ели цен и ыс )Lc1ектор, усилитель и интегратор. первый преобразователь, подключснный к входу арифм(тическо)о блока через постоянное запо- 30 минаюшее устройство, накопитель, сумматоры и блок управления, выход которого подключен к управляющим входам интегратора, первого преобразователя, постоянного запоминаю)цего устройства, арифметического блока и накопителя, à вход соединен с выходом усилителя, отличпюшийгя тем, что, с целью повышения точности анализа, в нсго введены аналоговое запоминаюьцее устройство и второй преобразователь, связанные между собой через первый сумматор, второй вход которого подключен к другому выхолу аналогового запомпна)ощего устройства и одновременно к первому входу второго сумматоры, второй вход которого подключен к выходу интегратора и к первому выходу аналогового запоминающего устройства,

Источники информации, принятыс Но внимание при экспертизе

1. 1!атент (.ША ¹ 3688305, кл. 340--347, 1968.

2. Коешап (1. « пс)еыг 1!!st!-!II))(l! ts

and )Чс(()ос(в». 1975, t 123, № 1 с. 169.