Устройство для контроля полусумматора по нечетности

 

Ф

655228

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ваюа Советских Солиалистнческик

Реслублнк (61) Дополнительное к авт. свид-ву— (51) 5!.Кл б 07 F 11/10 (22) Заявлено 17.05.77 (21) 2486240/18-24 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.01.82. Бюллетень № 1 (45) Дата опубликования описания 07.01.82

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681.327.17 (088.8) (72) Авторы изобретения

И. С. Храмцов и С. И. Фролова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ПОЛУСУММАТОРА ПО Н ЕЧ ЕТНОСТИ

Изобретение относится к области вычислительной техники и может быть применено в схемах контроля двоичных сумматоров.

Известно арифметическое устройство с контролем по четности, содержащее схемы формирования четности, контроля переноса и других микроопераций сумматора (11.

Недостатком этого устройства является наличие схемы формирования четности входных слагаемых, что приводит к избытку оборудования.

Наиболее близким к изобретению является устройство для контроля полусумматора по нечеткости, содержащее элементы И входных слагаемых, выходы элементов И, соответствующих информационным разрядам слагаемых, попарно соединены с входами формирователей поразрядных полусумм, первые входы элементов И входных слагаемых являются группой входов устройства, выходы формирователей поразрядных полусумм и выходы элементов И входных слагаемых, соответствующих контрольным разрядам слагаемых, соединены соответственно с входами схемы сравнения„ прямые выходы которых соединены с соответствующими входами первого элемента

И вЂ” НЕ (2).

В случае отсутствия одного из слагаемых схема формирования контрольного разряда вырабатывает сигнал логическая 1, наличие которого определяет увеличение б оборудования.

Целью изобретения является уменьшение оборудования для контроля полусумматора.

Это достигается тем, что устройство содержит дополнительный элемент И и второй элемент И вЂ” НЕ, входы которого соединены с инверсными выходами схем сравнения, а выходы первого и второго элементов

И вЂ” НЕ соединены с соответствующими входами дополнительного элемента И, выход. элемента И является выходом устройства.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит элементы И 1, унравляющие поступлением входных слагаемых, элементы И 2, управляющие поступлением контрольных разрядов, формирователи 3 поразрядных полусумм, вырабатывающие сигнал полусуммы для каждого разряда, схемы сравнения 4 четностей поразрядных полусумм в байте с контрольными разрядами входных слагаемых. для этого байта, вырабатывающие сигнал ошибки для каждого байта, элемент И вЂ” HE 5, выраба тывающий обобщенную ошибку для слава, 655228

i0

55 элемент И вЂ” НЕ 6, обеспечивающий контроль полусуммы в случае отсутствия передачи по одному из входов сумматора, элемент И 7, формирующий окончательный сигнал ошибки для слова, разрядные шинь

3 первого слагаемого, разрядные шины 9 второго слагаемого, шины контрольных разрядов первого слагаемого 10, шины контрольных разрядов второго слагаемого

11, шины 12 и 13 управления поступлением слагаемых и контрольных разрядов, шину сигнала ошибки 14.

Устройство работает следующим образом.

Входные слагаемые по шинам 8 и 9 под управлением соответствующих управляющих сигналов по шинам 12 и 13 через элемент И 1 поступают на формирователь 3 для формирования поразрядной полусуммы. Поразрядные полусуммы в каждом байте поступают на схемы сравнения 4. На другие входы каждой схемы сравнения через элементы И 2 под управлением тех же сигналов по шинам 12 и 13 соответственно поступают контрольные разряды.

Пусть входные слагаемые поступают по .двум входам. В случае возникновения одиночной ошибки в формировании полусуммы какого-либо разряда байта на выходе соответствующей схемы сравнения появится сигнал логический О. На выходах элементов И вЂ” НЕ 5, 6 появится сигнал логическая

1, а на выходе элемента И 7 — сигнал логическая 1, указывающий на наличие одиночной ошибки в формировании полусуммы. В случае отсутствия ошибок на выходе элемента И 7 будет сигнал логический О.

Пусть слагаемое поступает по одному из входов, например сигнал на шине 12-0, тогда на вход формирователя 3 будет поступать логический О. Контрольный разряд для нулевой информации при контроле по нечетности должен быть сформирован равным единице, Однако схема формирования отсутствует и на вход схем сравнения 4 вместо сигнала логическая 1 поступает сигнал логический О элементов И 2.

При этом в случае правильного формирования поразрядных полусумм на первых зыходах схем сравнения 4 появится сигнал логический О за счет неправильного контрольного разряда, на вторых выходах— сигнал логическая 1.

На выходе элемента И вЂ” НЕ 6 появится сигнал логический О, а на выходе элемента

И 7 сигнал логический О, что указывает на отсутствие ошибки. Если в каком-либо разряде байта неправильно сформируется полусумма, то на выходе схемы сравнения для соответствующего байта появится сигнал логическая 1, а на другом выходе — сигнал логический О, при этом на указанных выходах схем сравнения других байтов будет инверсная информация. Тогда на выходе элемента И вЂ” НЕ 5 будет сигнал логическая 1, на выходе элемента И вЂ” НЕ 6 — сигнал также логическая 1 за счет нулевых сигналов со схем сравнения байтов с правильно сформированными полусуммами. Поэтому на выходе элемента И будет сигнал логическая 1, указывающий на наличие одиночной ошибки при формировании полусуммы.

В случае отсутствия передачи на сумматор по обеим входам контрольные разряды обоих слагаемых будут поступать на схемы сравнения неправильными, что вносит четную ошибку и поэтому на работе схем контроля сказываться не будет.

Использование предлагаемого устройства при сохранении функций прототипа позволяет сократить оборудование на двадцать четыре схемы И вЂ” НЕ.

Формула изобретения

Устройство для контроля полусумматора по нечетности, содержащее элементы И входных слагаемых, выходы элементов И, соответствующих информационным разрядам слагаемых, попарно соединены с входами формирователей поразрядных полусумм, первые входы элементов И входных слагаемых являются группой входов устройства, выходы формирователей поразрядных полусумм и выходы элементов И входных слагаемых, соответствующих контрольным разрядам слагаемых, соединены соответственно с входами схем сравнения. прямые выходы которых соединены с соответствующими входами первого элемента

И вЂ” HE, отличающееся тем, что, с целью уменьшения оборудования, оно содержит дополнительный элемент И и второй элемент И вЂ” НЕ, входы которого соединены с инверсными выходами схем сравнения, а выходы первого и второго элементов

И вЂ” НЕ соединены с соответствующими входами дополнительного элемента И, выход элемента И является выходом устройства.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство № 328453, кл. G 06 F 11/10, 1969.

2. Патент Франции № 1553670, кл. G 06

F 11/00, 1969.

655228

12 15 Редактор Б. Федотов Техред И. Заболотнова Корректор С. Файн

:Заказ 27/32 Изд. Ке 106 Тираж 589 Подписное

НПО Поиск> Государетвениого комитета СССР по делам изобретений н открытйй

113035, Москва, Ж-35, Раушская наб., д, 4/5

Тип. Харыс. фнл. пред. еПатентэ