Преобразователь напряжение -код

 

Союз Советских

Социалист имеских

Реслублик

ОЛ ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЮТВДЬСТВУ пв 6562О1 (б!) Дополнительное к авт. свид-ву (22) Заявлено17.06.74 (21) 2034307/18-21 с присоединением заявки № (23) ПриоритетОпубликовано 05.04.79.Бюллетень № 13

Дата опубликования описания 09.04.79 (51) М. Кл.

Н 03 К 13/02

Государстоенный ноинтет

СССР но делам изобретений н открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

В. С. Колчанов и М. О. Фихтенгольц (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЕ-KOjl, Изобретение относится к вычислительной технике.

Известен преобразователь напряжениекод, содержащий преобразователь код-напряжение и аналоговый сумматор, позволяющие в каждом такте получать разность преобразуемого и компенсирующего напряжений с соответствующим номеру такта весом разности (1). Это устройство имеет сложную схему.

Известен преобразователь напряжениекод, содержащий операционный усилитель, первый вход которого соединен с выходом через резистор обратной связи и с общей точкой q резисторов, второй вывод каждого из которых соединен с общими точками 2q ключевых элементов, соединенных последовательно. Выход операционного усилителя соединен с первыми входами q компараторов, вторые входы которых соединены с соответствующими выходами источника опорных напряжений. Выходы компараторов подключены к входам кодирующего преобразователя; первый и второй опорные выходы источника опорных напряжений соединены со входами ключевых элементов. Вход элемента цифровой задержки соединен с выходом тактового генератора и с входами Т-триггера и распределителя уровней, информационные выходы которого соединены с входами элемента ИЛИ, а первый управляющий выход— с входом тактового генератора (2).

Однако этот преобразователь имеет низкую точность преобразования и большой объем оборудования.

Целью изобретения является повышение точности преобразования и уменьшение объема оборудования.

Указанная цель достигается тем, что в преобразователь напряжение-код, содержащий операционный усилитель. резистор обратной связи, q резисторов, 2q ключевых элементов, q компараторов, источник опорных напряжений, кодирующий преобразователь, элемент цифровой задержки, тактовый генератор, распределитель уровней, Т-триггер, элемент ИЛИ, введены пять дополнительных ключевых элементов, два конденсатора, два элемента И, 2q управляющих эле. ментов И, q D<-триггеров. При этом выход первого дополнительного ключевого элемента соединен со вторым входом операционно656201

ro усилителя и через второй и третий дополнительные ключевые элементы — с первичными обкладками двух конденсаторов, вторичные обкладки которых соединены с общей шиной устройства, и с выходами четвертого и пятого дополнительных ключевых элементов, входы которых соединены с выходом операционного усилителя. Управляющий вход первого дополнительного ключевого элемента соединен со вторым управляющим выходом распределителя уровней; управляющие входы второго и третьего дополнительных ключевых элементов соединены с выходами двух элементов И. Первый вход первого элемента И соединен с выходом элемента ИЛИ, с первыми входами 2с1 управляющих элементов И и с первым входом второго элемента И. Второй вход первого элемента И соединен с первым выходом

Т-триггера и с управляющим входом четвертого дополнительного ключевого элемента; второй вход второго элемента И соединен с управляющим входом пятого дополнительного ключевого элемента и со вторым выходом Т-триггера. Выходы D<-триггеров через управляющие элементы И соединены с соответствующими входами ключевых элементов, первые входы Dt-триггеров соединены с выходом элемента цифровой задержки, а вторые входы — с выходами компараторов.

Структурная электрическая схема устройства приведена на чертеже.

Устройство содержит операционный усилитель 1, резистор 2, ключевые элементы 3—

7, конденсаторы 8, 9, элементы И 10, 11, элемент ИЛИ 12, распределитель 13 уровней, Т-триггер 14, тактовый генератор 15, элемент 16 цифровой задержки, кодирующий преобразователь 17, источник 18 опорных напряжений, q компараторов 19, q D òðèãгеров 20, 2q элементов И 21, 2q ключевых элементов 22, q резисторов 23, где q =

= г . — 1, t — число разрядов E-ичного кода.

С приходом импульса начала преобразования на вход запуска тактового генератора

15 последний начинает вырабатывать последовательность импульсов длительностью г с периодом повторения Т. Эта последовательность поступает на вход распределителя

13, íà и выходах которого поочередно появляются тактовые импульсы длительностью Т, а на (n + 1) -м выходе распределителя 13 импульс начинается с приходом (и - - 1)-го импульса на вход распределителя 13, а заканчивается с приходом очередного импульса начала преобразования. Импульс с выхода (n + 1) -го канала распределителя поступает на вход сброса тактового генератора 15 и останавливает его. Та же последовательность импульсов с выхода тактового генератора 15 поступает на вход Т-триггера 14, на одном выходе которого формируются четные тактовые импульсы, а на другом выходе — нечетные тактовые импульсы. Кроме того, эта последовательность импульсов с выхода тактового генератора 15 поступает на вход элемента 16 цифровой задержки, осу.ществляющего задержку последовательности на время (Т вЂ” t) Таким образом, конец t-го импульса с выхода элемента 16 цифровой задержки совпадает с концом тактового импульса, появляющегося на выходе

i ãî канала распределителя 13, à i = I,...,п.

Тактовым импульсом, поступающим с выхода 1-ro канала распределителя 13, открывается ключевой элемент 3. Преобразуемое напряжение поступает на инвертирующий вход операционного усилителя 1. При этом ключевые элементы 4, 6, 22 закрыты и усилитель работает с коэффициентом передачи

Keep= 1. Напряжение с выхода операционного усилителя 1 поступает на один из конденсаторов, 8 или 9, в зависимости от того, какой из ключевых элементов, 5 или 7, открыт, что, в свою очередь, определяется состоянием Т-триггера перед приходом импульса начала преобразования, и запоминается на этом конденсаторе. Это же напряжение поступает на входы компараторов 19 и сравнивается ими с рядом равностоящих

25 опорных уровней, вырабатываемых источником 18.

Результаты сравнения по каждому уровшо поступают с выходов компараторов 19 на входы кодирующего преобразователя 17.

Кроме того, с выхода каждого компаратора

19 сигнал поступает на информационный вход соответствующего Dt-триггера 20, осушествляющего задержку информации, поступающей во время синхронизирующего импульса, приходящего с выхода элемента 16

8s цифровой задержки, на время от конца этого синхронизирующего импульса до конца следующего синхронизирующего импульса. Таким образом, информация о результатах сравнения с данном такте имеется на выходах Dt,-триггеров в следующем такте. Такто40 вые импульсы и все последуюшие до и-го включительно ооъединяются элементом

ИЛИ 12 и поступают на одни входы элементов И 21, 10, 11. При этом разрешается прохождение сигналов с выходов Р -тригге4 ров 20 для управления ключевыми элементами 22 и прохождение сигналов с выхода

Т-триггера 14 для управления ключевыми элементами 3 и 6.

Если в предыдущем такте какой-либо компаратор зафиксировал превышение своего опорного уровня, то в следуюшем такте соответствующий D -триггер открывает ключевой элемент, коммутирующий соответствующий резистор 23 на источник 18. В противном случае он открывает ключевой элемент

22, коммутирующий тот же резистор на другой вход источника 18. При этом полное число резисторов, соединенных с источником 18, равно m где m — номер наибольшего

656201 превышенного опорного уровня в предыдущем такте, и отсчет уровней ведется от меньшего к большему. Соответственно,,количество резисторов, соединенных с источником опорного напряжения Uo„, оказывается равным q — m. Так как все резисторы одина- 5 ковой величины R, то такая коммутация эквивалентна соединению инвертирующего входа операционного усилителя 1 с источником 18 через резистор R/m или резистор

Я)(с1 — m j.

Величина резистора в цепи обратной связи усилителя 1 также равна R. Поэтому в каждом такте, кроме первого, на выходе операционного усилителя 1 образуется разность между входным напряжением и наибольшим превышенным опорным уровнем, 15 умноженная в ь раз и просуммированная со вторым .опорным напряжением. Поэтому полученное выходное напряжение операционного усилителя непосредственно, без переключения резистора в цепи обратной связи усилителя, или опорных уровней, подавае20 мых на компараторы с источника 18, может быть использовано для получения очередных разрядов выходного кода в следуюшем такте.

Компенсирующее напряжение всегда равно одному из опорных уровней напряжения уровней. Поэтому, чтобы осуществить полный цикл преобразования, необходимо в каждом такте, кроме первого, в качестве входного напряжения операционного усилителя использовать выходное напряжение того же усилителя в предыдущем такте. Этой цели служит цепь запоминания и считывания выходного напряжения операционного усилителя 1, выполненная на двух конденсаторах 8 и 9 и четырех ключевых элементах 4 — 7.

В каждом такте к выходу операционного усилителя подключается какой-либо из конденсаторов 8 и 9, в следующем такте этот конденсатор отключается от выхода усилителя и соединяется с неинвертируюшим Входом операционного усилителя. При этом к выходу операционного усилителя подклю- 40 чается другой конденсатор.

Формула изобретения

Преобразователь напряжение-код, содержащий операционный усилитель, первый вход которого соединен с выходом через резистор обратной связи и с обшей точкой

q резисторов, второй вывод каждого из которых соединен с обшими точками 2q ключевых элементов, соединенных последовательно, а выход операционного усилителя соединен с первыми входами q компараторов, вторые входы которых соединены с соответствующими выходамн источника опорных напряжений, выходы компараторов соединены с входами кодируюшего преобразователя, первый и второй опорные выходы источника опорных напряжений соединены с входами ключевых элементов, вход элемента цифровой задержки соединен с выходом тактового генератора и с входами Т-триггера и распределителя уровней, информационные выходы которого соединены с входами элемента ИЛИ, а первый управляющий выход соединен с входом тактового генератора, отличающийся тем, что, с целью повышения точности преобразования и уменьшения объе»а оборудования, введены пять дополнительных ключевых элемента, два конденсатора, два элемента И. 2с1 управляющих элементов И, q Р -триггеров, причем выход первого дополнительного ключевого элемента соединен со вторым входом операционного усилителя и через второй и третий дополнительные ключевые элементы — с первичными обкладками двух конденсаторов, вторичные обкладки которых соединены с общей шиной устройства, и с выходами четвертого и пятого дополнительных ключевых элементов, входы которых соединены с выходом операционного усилителя, управляющий вход первого дополнительного ключевого элемента соединен со вторым управляющим выходом распределителя уровней, управляюгцие входы второго и третьего дополнительных ключевых элементов соединены с выходами двух элементов И, первый вход первого элемента И соединен с выходом элемента ИЛИ. с первыми входами управляющих элементов И и с первым входом второго элемента И, а второй вход соединен с первым выходом Т-триггера и с управляюши м входом четвертого допол ннтельного ключевого элемента, второй вход второго элемента И соединен с управляющим входом пятого дополнитезьного ключевого элемента и со вторым выходом Т-триггера, выходы

D -триггеров через управляющие элементы

И соединены с соответствуюшими входами ключевых элементов, первые входы D триггеров соединены с выходом элемента цифровой задержки, а вторые входы — с выходами компараторов.

Источники информации, принятые во внимание при экспертизе

1. Шляндин В. М. Цифровые измерительные преобразователи и приборы. М., «Высшая школа», 1973, с. 50 — 150.

2. Смолов В. Б., Смирнова Н. А. Полупроводниковые кодируюшие и декодирующие преобразователи. Л., «Энергия», 1967, с. 15 — 60.

656201

Составитель А. Титов

Редактор Т. Орловская Техред О. Луговая Корректор С. Шекмар

3 а к аз 1548(47 Тираж 1059 Подписное

ЫНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4