Аналого-цифровой преобразователь поразрядного кодирования

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) ЗаявлЕно 26 04 76 (21) 2351926/18 — 21 с присоединением заявки №

Союз Советскин

Социалистических

Республик (ii 657607

PI) М. Кл.

FI 03 К 13/17

Государственный немнтет

СССР ев делам нэввретеннй н аткрытнй (23) Приоритет (53) УДК 681,З25 (088.8) Опубликовано 15.04.79. Бюллетень № 14

Дата опубликования описания 19.04.79 (72) Авторы изобретения

В. М. Оранжереев и В, К. Фетисов (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ПОРАЗРЯДНОГО КОДИРОВАНИЯ блок (21.

Изобретение относится к импульсной аналогоцифровой технике и может быть использовано в аналого-цифровых преобразователях постоянных напряжений, обеспечивая при простое технической реализации высокое быстродействие.

Известно устройство для преобразования аналоговой информации в цифровую параллельнопоследовательного типа с совмещением методов считывания и поразрядного кодирования, обладающее более высоким быстродействием, чем преобразователи поразрядного кодирования, содержащее распределитель импульсов, преобразователь кода в напряжение, схему сравнения и логический блок (11.

Недостатком известного устройства является увеличение количества оборудования по сравнению с преобразователями, выполненными по методу поразрядного кодирования.

Известен аналого-цифровой преобразователь поразрядного кодирования, содержащий блок сокращения тактов и сквозного переноса схемы сравнения, преобразователь кода в напряжение, регистр, распределитель импульсов и логический

В этом устройстве сокращение времени преобразования происходит.за счет того, что в зависимости от величины преобразуемого сигнала обеспечивается сокращение нли пропуск некоторых тактов уравновешивания. Однако при довольно

5 значительном усложнении устройства выигрыш в быстродействии невелик. Так, например, в пятиразрядном преобразователе среднее число тактов на одно преобразование при равномерном законе распределения преобразуемых напряжения составляет 4,5, а выигрыш в быстродействии — 10%, что является недостатком известного устройства, Цель изобретения — увеличение быстродействия преобразования.

Для достижения этой цели в аналого-цифровой преобразователь поразрядного кодирования, содержащий распределитель импульсов, преобразователь кода в напряжение, регистр кода, логический блок и блок сравнения, первый вход которого соединен с клеммой источника преобразуемого напряжения, а второй — с выходом преобразователя кода в напряжение, входы коmaoro подключены через регистр кода к выхо7607

3 65 дам логического блока, первый управляющий вход э=-о;о блока соединен с первым выходом блока сравнения, а другие входв — с выходными шинами распределителя импульсов, введен дополнительный преобразователь кода в напряжение и инвертор, причем выход дополнительного преобразователя кода в напряжение соединен с третьим входом блока, сравнения, а входы — с шинами распределителя импульсов, второй управляющий вход логического блока подключен к второму выходу блока сравнения, а третий вход логического блока подключен через инвертор к третьему выходу блока сравнения.

На чертеже изображена структурная схема предлагаемого устройства.

Для примера взят шестиразрядный преобразователь, содержащий блок сравнения 1, состоящий из нуль-органов 2 — 4 и аналоговых блоков сложения 5 и блока вычитания 6, дополнительный.преобразователь 7 кода в напряжение, основной преобразователь 8 кода в напряжение, инвертор

9, регистр 10, распределитель 11 импульсов логического блока 12, состоящего из элементов

И 13 — 15, элементов 2 И-ИЛИ 16 — 18, входные шины 19 — 22 распределителя импульсов.

Первый вход блока сравнения 1 соединен с источником преобразуемого напряжения, второй вход — с выходом преобразователя 8; вход последнего через регистр 10 кода соединен с выходом блока 12; первый управляющий вход блока 12 соединен с первым выходом блока сравнения 1, а другие входы — с выходами распределителя 11 импульсов; выход дополнительного преобразователя 7 соединен с третьим входом блока сравнения 1, а входы этого преобразователя — c шинами распределителя 11, второй управляющий вход блока 12 соединен с вторым выходом блока сравнения 1 измеряемого напряжения с суммой напряжения, а третий вход логического блока 12 через инвертор 9 подключен к третьему выходу блока 1 измеряемого напряжения с разностью напряжений преобразователей

8 и 7; выход аналогового блока сложения 5 соединен с входом нуль-органа 3, а выход аналогового блока вычитания 6 — с входом нуль-органа

4; шина 19 распределителя 11 соединена с установкой единицы старшего и установкой нулей остальных разрядов триггеров регистра кода; а . шины 20 — 22 — с установочными входами групп по два разряда регистра 10 кодов через логический блок 12, причем шины 20 — 22 соединены с входом установки нуля старшего из группы триггера через двухвходовые элементы И 13 — IS, другие входы которых соединены с выходом блока сравнения 1 измеряемого напряжения с напряжением преобразователя 8, а с входами установки единицы младших из групп триггеров через элементы 2 И-ИЛИ 16 — 18; другие входы элементов 2 И-ИЛИ l6--18 у двухвходовых элементов И соединены с вторым входом блока 12, у трехвходовых элементов И вЂ” один с первым, а другой -- с третьим входами логического блока 12; шины 20 и 21 соединены со входами установки единицы соответственно триггеров четвертого и второго разрядов регистра 10 кодов.

На первом выходе блока сравнения 1 (выход нуль-органа 2) вырабатывается сигнал "Г, если

U < Uк, и сигнал "0", если (lх > Цк, где /х — измеряемое напряжение; Uq< — напряжение компенсации на выходе основного преобразователя 8.

На втором выходе блока сравнения 1 (выход нуль-органа 3) вырабатывается сигнал "1", если

Цх ) UK + Уа, и сигнал "0", если Ух < Цк +

+ Уа, где Уа — напряжение на выходе преобраэователя 7 кода в напряжение; 0к+Оа — напряжение на выходе аналогового блока ело>кения 5

На третьем выходе блока сравнения 1 (выход нуль-органа 4) вырабатывается сигнал "1", если

0х < Ык — а и сигнал 0", если Uх > Гк— — Ua, где Цк — Ua — напряжение на выходе аналогового блока вычитания 6.

Импульсом с шины 19 устанавливаются в регистре 10 все разряды, кроме старшего, в нулевое состояние, шестой разряд устанавливается в единичное состояние, в преобразователе 7 устанавливается в единичное состояние старший разряд, вес которого соответствует весу пятого разряда основного преобразователя кода в напряжение, остальные два разряда устанавливаются в нулевое состояние. Импульсом с шины 20 производится установка шестого и пятого разрядов регистра 10 в состояние, определяемое соотношением напря>кений на выходе блока сравнения l.

Если Ух ) Ц и Uх ) Ук + Уа, то шестой разряд остается в единичном состоянии, а .".ятый устанавливается в единичное состояние через двухвходовый элемент И элемента 2 И-ИЛИ 16.

Если Uy, > UK и Ух < UK + Уа, то шестой разряд остается в единичном состоянии, а пятый в нулевом, так как на установочные входы обоих триггеров импульс шины 20 не проходит.

Если Цх < Цк и Ух ) UK — Ца> то шестои разряд устанавливается в нулевое состояние через элемент 13, а пятый — в едини пгое состояние через трехвходовый элемент И элемента

2 И-ИЛИ 16.

Если Uх, Ук и и < 1./к — Уа, то шестой разряд устанавливается в нулевое состояние через элемент И 13, а пятый остается в нулевом состоянии, поскольку импульс шипы 20 через элемент 2 И-ИЛИ 16 не проходит. Э

Одновременно импульсом шины 20 производится установка в единичное положение четвертого разряда регистра 10 и выключение третьего

657607

Филиал ППП Патент"

r.Óærîðîë,óë.ÏðîeêrHàÿ,4 и включение второго разряда преобразователя 7, вес которого соответствует весу третьего разряда. основного преобразователя 8 кода в напряжение.

Импульсом шины 21 определяются состояния второй пары разрядов четвертого и третьего основного преобразователя (подобно тому, как импульсом шины 20 определяются состояния старшей пары разрядов), включение старшего разряда следующей пары разрядов основного преобразователя 8 напряжения в код, выключение второго разряда дополнительного преобразователя 7 напряжения в код и включение следующего разряда с весом, соответствующим весу младшего из пар определяемых разрядов в следующем такте.

Импульс шины 21 через элемент 14 сбрасывает в нулевое состояние триггер четвертого разряда, если Uy < UK, и устанавливает через элемент

17 в единичное состояние триггер третьего разряда, если Uy ) Ук + (/а, либо если Ык — Ца <

< х< к

Импульсом шины 22 производится определеwe состояний младгцих разрядов основного преобразователя кода в напряжение, подобно тому, л как импульсом шины 20 определяются состояния старшей пары разрядов, при этом импульс шины

22 сбрасывает через элемент И 15 в нулевое состояние триггер второго разряда, если Uy < Ук, и устанавливает через элемент 18 в единичное состояние триггер первого разряда, если /х >

) Цк + Ца, либо если Цк — Ца < / < Ц, .

Использование данного устройства увеличивает быстродействие по сравнению с известными уст- ройствами при одновременном упрощении логического блока. Г!о сравнении с преобразователями параллельно-последовательного типа, в которых определяются одновреме|шо только два разряда кода, предлагаемое устройство имеет одинаковое быстродействие при меньшем объеме обо рудования.

Формула изобретения

Аналого- цифровой преобразователь поразрядного кодирования, содержащий распределитель импульсов, преобразователь кода в напряжение, регистр кода, логический блок и блок сравнения, первый ьход которого соединен с клеммой источника преобразуемого напряжения, а второй — с выходом преобразователя кода в . напряжение, входы которого подключены через регистр кода к выходам логического блока, первый управляющий вход этого блока соединен с первым выходом блока сравнения, а другие входы с выходными шинами распределителя импульсов, отличающийся тем,что,с целью сокращения времени преобразования, в него введен дополнительный преобразователь кода в напряжение и инвертор, причем выход дополнительного преобразователя кода в напряженис соединен с третьим входом блока сравнения, а входы — с шинами распределителя импульсов, второй управляюгций вход логического блока подключен к второму выходу блока сравнения, а третий вход логического блока подклю3п чен через инвертор к третьему выходу блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Гитис Э. И. Преобразователи информации

З5 для электронных цифровых вычислительных устройств. M., "Энергия", 1970, с. 317.

2. Авторское свидетельство СССР Ч 440784, кл. Н 03 К 13/17, 14.06.71, ЦП ПППт1 Зал., а 1Ь ../. 7 а

Тираж 1059 Полиие::