Двоичный умножитель числа импульсов на 5

 

Ql! с! (ц660048

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

СОюз боеетсхмх

Соцнвлистнчесенх

Ресачолнн (61) Дополнительное к авт. свид-ву (22) Заявлено 09.02.76 (21) 2324096/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.04.79. Бюллетень № 16 (45) Дата опубликования оппсания 30.04.79 (51) М. Кл.

6 06F 7/52

Н ОЗК 23/00

Государственный комнтет

Совета ВЯнннстров СССР по делам нзобретеннй и отхрытнй (53) УДК 681.325.5:

:621.374.32 (088.8) (72) Авторы изобретения

Ю. К. Задерихин и В. В. Игнатчик (71) Заявитель (54) ДВОИЧНЫЙ УМНОЖИТЕЛЪ ЧИСЛА

ИМПУЛЬСОВ Н4 5

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных для суммирования поступающих на их входы импульсов с одновременным умножением суммы па коэффициент +-5.

Известно электронное устройство для умножения двоично-десятичного числа на пять, состоящее из триггеров, служащих для запоминания импульсов на время срабатывания одного двоичного разряда, элементов И, ИЛИ, предусмотренных для передачи импульсных последовательностей на сумматор, сумматора, выполняющего сложение импульсных последовательностей (1).

Недостатком известного устройства является его сложность, причем в случае применения для умножения на + 5 числа импульсов на его входе требуется установка реверсивного счетчика.

Известно также устройство, содержащее в каждом разряде счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы которых соединены с шиной сложения и вычитания соответственно, а вторые входы элементов И второго разряда — с соответствующими выходами триггера первого разряда (2).

Недостаток данного устройства заключается в его ограниченных функциональных возможностях.

Цель изобретения — расширение функциональных возможностей. Достигается это тем, что в устройство, содержащее в каждом разряде счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы ко10 торых соединены с шиной сложения и вычитания соответственно, а вторые входы элементов И второго разряда — с соответствуюшпми выходамн триггера первого разряда, введены первые и вторые элементы

15 И, дополнительные элементы ИЛИ и ннверторы. Вторые входы элементов И первого разряда соединены с соответствующими управляющими входамн устройства, вторые входы элементов И третьего разря20 да — с соответствующими выходами триггеров первого и второго разрядов через последовательно соединенные первый элемент И и инвертор, а вторые входы элементов И четвертого разряда через допол25 нительпый элемент ИЛИ вЂ” с соответствующим выходом триггера третьего разряда и входом соответствующего инвертора.

Вторыс входы элементов И всех последующих разрядов через вторые элементы И

30 соединены с соответствующими выходами

660048

Выход элемента ИЛИ 10 подкл!очен к первому входу элемента И 6 пятого разряда и управляющему входу четвертого разряда.

Единичный выход триггера четвертого разряда соединен с вторым входом элеменr2 И 6 пято(о разряда, выход которого связш(с первым входом элемента И 6 шесгого разряда и управляющим входом пятого разряда.

10 Соединен!1е элементов И 7, ИЛИ 11 и инвертора 9 аналогично соединению элементов И 6, ИЛИ 10 и инвертора 8, только вместо единичных выходов триггеров подклю«ены пх нулевые выходы.

15 В случае необходимости дальнейшее увеличение разрядности счетчика производится путем подсоединения последующего разряда к выходам предыдущего через элементы И 6 и 7 аналогично тому, как пятый

20 разряд подключен и 1ствертому.

Умножение па + 5 осуществляется согласно табл. 1, а умно>кение на — 5 -- согласно табл. 2.

Таблица 1

Вход

В ыхо)!

Х,),, Сложено()ядконы Й номер ние и)!пульса

Д!3ОИЧНЫ ll КОД

Вь!читание

Десятичный

«o„

Q4 РЗ ()„ I QI ! (О О

О

1

О

+1

- ;2

-(3 и

О

О

° )

1 ) +4

-)-5

+6 ,7 —,8 0

1 О

30

1 0

О

О

О

О

О

О

О

О

1

1

1

13 л 9

-l- l0 3

О

О

-(- 1 3

-, 14

--,— 15! (! О

1,.О

1 О !

11

10 триггера и вторыми входами элементов И предыд(щего разряда, третьи вхо,(ы элементов И всех разрядов — со c«er«û.",l входом устройства.

112. !сртсжс пр(!волен(! фупкци()!12л! Иая схема шестпразрядпого дво!!«ного умножи1СЛ)! ЧИСЛ(! ПМ)П! Л hCOB il2 ).

Ъ cTpoHcTBo содср>кит счст!lыс разряды 1, состоящие пз элементов И 2 и 3, элемента

ИЛИ 4 и счетного триггера 5, а также элементы И 6 и 7, пнверторы 8, 9 и элементы

ИЛИ 10, 11. Первые входы элементов И 2 подключены к шине 12 сложения, первые входы элементов И 3 — к шине 13 вычпта-!!ии, вторые входы элементов И 2 и 3 соединены с шиной 14 синхронизации. Входы элемента И 6 третьего разряда соединены с единичными выходамп триггеров псрвого и второго разрядов, а выход — с первым входом элемента ИЛИ 10 и через инвертор

8 с управляющим входом третьего разряда, единичный выход триггера которого соединен с вторым входом элемента ИЛИ 10.

О

О

1

О

О

О

1

О

О

О!

При поступлении седьмого и тринадцатого импульсов (см. табл. 1) пятый разряд псреходит из единичного состояния в нулевос (!(ри вычитании — из нулевого в единичное), за счет чего производится перенос единицы в шестой разряд. Таким образом, числа 3 и 1"" представляют соответственно 3+25=35 и 1+2 =65, а числа

27" и 29" соответственно 2+2" †5= и

4+2 — 5=31. При прохождении первого

О

О

1

О

1

О

1

О

О

О

О имп льс2 В рсжиме ) множсиия н2 — 5 на выходе устройства формируется код, соотвстств, ющий числу 2 — 5, где и — порядковый номер старшего разряда.

Работу двоичного умножителя числа п.,(пульсов на:5 рассмотрим на примере прохождения десятого 1 мпульса в режимах умножеш!я на +5 и умножения на — 5.

Режим умножения на — 5, 660048

Таблица 2

В ыход

Вход

Двоичн ы:! ко (- с:. ° порядковый номер импульса

В ы я1IСЛО5КЕileC5Iтиины;"; код ние тание

Ql

7»

17

29 :

19

4

26

16 — 10 — 11 — 12 — 13 — 14 — 15 — 16

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению 9X5=45=32+13. В этом случае управляющие входы всех разрядов 1 разблокированы (т. е. подготовлены к изменению своего состояния при поступлении десятого импульса Х„).

Первый разряд разблокирован постоянным потенциалом на управляющем входе, второй — единичным выходом первого разряда, третий — инвертированным сигналом элемента И 6 третьего разряда, четвертый — выходом элемента ИЛИ 10, а пятый — выходом элемента И б пятого разряда. Следовательно, в момент прохождения десятого синхроимпульса первый, третий, четвертый разряды устанавливаются в состояние «О», а второй и пятый — в состояние «1». На выходе устройства устанавливается код 10010, что соответствует числу 18.

Режим умножения на — 5.

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению 2 — 5Х9 = 19.

В этом случае управляющие входы первого, третьего, четвертого и пятого разрядов разблокированы, т. е. подготовлены к изменению своего состояния.

Первый разряд разблокирован постоянным потенциалом на управляющем Входе, третий — инвертированным выходом с элемента И 7 третьего разряда, четвертый— выходом элемента ИЛИ 11, пятый — — Выходом элемента И 7 пятого разряда.

Следовательно, в момент прохождения десятого синхроимпульса первый и пятый разряды устанавливаются в состояние «О», а третий и четвертый — в состояние «1».

На выходе двоичного умножителя формируется код 01110, соответствующий числу 14.

Формула изобретения

Двоичный умножитель числа импульсов на +-5, содержащий в каждом разряде счетный триггер, вход которого через элемент ИЛИ соединен с выходами двух эле15 ментов И, первые входы которых соединены с шиной сложения и вычитания соответственно, вторые входы элементов И второго разряда соединены с соответствующими выходами триггера первого разряда, 20 отл и ч а ющий с я тем, что, с целью расширсния функциональных возможностей. в него введены первые и вторые элементы И, дополнительные элементы ИЛИ и инверторы, причем вторые входы элементов И пер25 вого разряда соединены с соответствующими управляющими входами устройства, вторые входы элементов И третьего разряда соединены с соответствующими выходами триггеров первого и в-,орого разрядоз

33 ьсрс I.»ñëåäoâàòñë:„Ilo сосдинснныс первый элса!с.. И и инзсрт01), В I орыс Входы элсмсн i ов И II. TBcPTol P3::P5I $2 чсРсз доно Iиитсльный элемснт 11,111 соединены с соотвс гству;огцим Выходом 1рпггера третьего

35 разряда и входом соответствующего инвер0

0

0

0

0

0 о

0

0

0

1

0

0

1

0

0

1

0

0

1

0

1

1

0

1

0

1

1

0

0

1

1

0

0

1

0

1

0

1

0

1

0

0

0

0

0

0

0

0

660048

Составитель Л. Дарьина

Редактор И. Грузова Техред H. Строганова Корректоры: Л. Брахнина и Т Добровольская

Заказ 568/4 Изд. Ы 265 Тираж 779 Подписное

11ПО Государстве «let o «oiiiiieT:> CCCP llo !c!i!i%1 изобретений H открытli!i

113035, Москва, Ж-35, 1 аугдская наб., д. 4 5

Типография, пр. Сапунова, 2 тора, вторые входы элементов И всех последующих разрядов через вторые элементы И соединены с соотгстствующими выходами триггера и вторыми входами элементов И предыдущего разряда, третьи входы элементов И всех разрядов соединены со счетным входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Патент СШЛ ;¹ 3798434, кл. 235/159, опублик. 1974.

2. Коган Б. М., Каневский М. М. Цифровые вычислительные машины и системы.

М., «Энергия», 1973, с. 205.