Селектор импульсов по длительности

 

Союз Советских

Социал истицеских

Республик

О П И С А Н И Е < >663096

ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЗЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 27.12. 76 (21) 2437048/18-21 с присоединением заявки 1ЕЕ— (23) Приоритет—

M. Кл.

НОЗ К5/18

Государстеенный комитет

СССР по делам нзооретеннй н открытий

Опубликовано 15.05.79. Бюллетень № 18 (53) УДК 621.374. .3 (088.8) Дата опубликования описания 25.05.79 (72) Авторы изобретения

С. М. Герштейн и В. Г. Баранов (71) Заявитель (54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ

Изобре.ение относится к импульсной технике.

Известен селектор импульсов, содержащий внутренний синхронизатор, входную логическую схему, два сдвиговых регистра, импульсный выходной каскад, схему счета длительности импульса, решающую логическую схему, каскады сброса, стробирования и предназначенный для приема или отбора импульсов в зависимости от их длительчости. Каждый импульс входной импульсной последовательности подается в первый сдвиговый регистр, в то время как длительность импульса регистрируется счетчиком. При опознании конца импульса показания счетчика проверяются. Если длительность импульса соответствует заданной, импульс сдвигается параллельно из первого сдвигового регистра во второй сдвиговый регистр. Если длительность импульса не соответствует заданной, импульс полностью отсеивается. Первый сдвиговый регистр сбрасывается, после чего регистр готов к приему следующего импульса импульсной последовательности.

Импульсы из второго сдвигового регистра затем сдвигаются в выходную линию (11.

Недостатки селектора — сложность схемы и необходимость установки ее элементов в исходное состояние.

Наиболее близким по технической сущности к предлагаемому является селектор

5 импульсов, содержащий амплитудный квантователь, выходами соединенный с входами разрядов цифрового преобразователя, каждый из которых содержит регистр сдвига, выходами поразрядно соединенный с входами блока логических элементов И, выход которого соединен с одним входом триггера, и выходной логический элемент ИЛИ, причем выходы выходных логических элементов ИЛИ всех разрядов цифрового преобразователя подключены к входам цифроана

Недостатками данного селектора являются низкая достоверность и медленный процесс селекции.

Целью изобретения является повышение достоверности и ускорение процесса селекции.

Поставленная цель достигается тем, что. в селектор импульсов, содержащий амплитудный квантователь, выходами соединен663096

Формула изобретения

$0 ный с входами разрядов цифрового преобразователя, каждый из которых содержит регистр сдвига, выходами поразрядно соединенный с входами блока логических элементов И, выход которого соединен с одним входом триггера, и выходной логический элемент ИЛИ, причем выходы выходных логических элементов ИЛИ всех разрядов цифрового преобразователя подключены к входам цифроаналогового преобразователя, в каждый разряд цифрового преобразователя введен логический элемент «Запрет», один вход которого соединен с первым выходом триггера данного разряда, другой вход — с выходом регистра сдвига и другим входом триггера, а выход подключен к входу выходного логического элемента ИЛИ, а во все разряды цифрового преобразователя, кроме первого, введены дополнительные логический элемент «Запрет» и логический элемент

ИЛИ. Причем входы дополнительного логического элемента «Запрет» каждого разряда соединены с вторыми выходами триггеров всех предыдущих разрядов цифрового преобразователя, выход дополнительного логического элемента «Запрет» через дополнительный логический элемент ИЛИ в каждом разряде соединен с вторым входом выходного логического элемента ИЛИ, второй вход каждого дополнительного логического элемента ИЛИ подключен к другому входу триггера данного разряда.

Структурная электрическая схема описываемого селектора приведена на чертеже.

Селектор содержит амплитудный квантователь 1, цифровой преобразователь 2, первый разряд которого содержит регистр сдвига 3, блок 4 логических элементов И, триггер 5, логический элемент «Запрет» 6 и логический элемент ИЛИ 7, а каждый последующий разряд — регистр сдвига 8, блок 9 логических элементов И, триггер 10, дополнительный логический элемент «Запрет» 11, логический элемент ИЛИ 12, дополнительный логический элемент ИЛИ 13 и логический элемент «Запрет» 14. Выходы логических элементов ИЛИ каждого разряда соединены с входами цифроаналогового преобразователя 15. Входной сигнал подан на вход 16, а выходной сигнал снимается с выхода 17.

Принцип работы селектора заключается в следующем.

На вход амплитудного квантователя 1 поступает информация, которая подвергается квантованию по амплитуде на и разрядов в пределах определенного дискретного участка Л t. С выхода амплитудного квантователя в каждый разряд цифрового преобразователя 2 цифровая информация посту пает на соответствующий регистр сдвига 3,8 с последовательным вводом и параллельной выдачей числа.

Селекция сигналов по длительности производится в каждом разряде цифрового преобразователя. Период тактовых импульсов регистра сдвига равен Л t, количество разрядов регистра К = — ä +1, где т — длительность ожидаемого полезного сигнала.

Си гн ал длител ь ности т соответствует неп рерывной записи и сдвигу логической «1» до

К вЂ” 1-го разряда сдвига. При наличии во всех К разрядах регистра сдвига логических «1» срабатывает соответствующий блок

4,9 логических элементов И и сигнал с его выхода устанавливает соответствующий триггер 5,10 в одно из устойчивых состояний, при котором информация не проходит через соответствующий логический элемент «Запрет» 6, 14. В другое устойчивое состояние триггер устанавливается первым логическим «О» в старшем разряде регистра сдвига. Информация с выхода регистра сдвига через соответствующие логические элементы «Запрет» 6, 11, 14 и логические элементы ИЛИ 7, 12 поступает на цифроаналоговый преобразователь 15. Запрет на прохождение сигнала данного разряда цифрового преобразователя на цифроаналоговый преобразователь распространяется только в том и случае, если во всех К разрядах регистра сдвига данного разряда цифрового преобразователя и всех разрядах младше данного присутствуют логические «1». Если в одном из разрядов цифрового преобразователя нет запрета (в соответствующем регистре сдвига присутствует логический «О»), то запрет на прохождение сигнала на цифроаналоговый преобразователь снимается со всех разрядов цифрового преобразователя старше данного через соответствующий дополнитель3S ный логический элемент «Запрет» 11, входы которого соединены с выходами триггеров всех разрядов цифрового преобразования младше данного.

Описываемый селектор позволяет получить непрерывность селекции, т. е. не тре4О буется время для возвращения элементов в исходное состояние, повышается достоверность работы устройства и его надежность.

Селектор импульсов по длительности, содержащий амплитудный квантователь, выходы которого соединены с входами разрядов цифрового преобразователя, каждый из которых содержит регистр сдвига, выходы которого поразрядно соединены с входами блока логических элементов И, выход которого соединен с одним входом триггера, и выходной логический элемен; ИЛИ,причем выходы выходных логических элементов

ИЛИ всех разрядов цифров го преобразователя подключены к входам цифроаналогового преобразователя, отличающийся тем, что, с целью повышения достоверности и ус663096 корения процесса селекции, в каждый разряд цифрового преобразователя введен логический элемент «запрет», один вход которого соединен с первым выходом триггера данного разряда, другой вход — с выходом регистра сдвига и другим входом триггера, а выход подключен к входу выходного логического элемента ИЛИ, а во все разряды цифрового преобразователя, кроме первого введены дополнительные логический элемент

«Запрет» и логический элемент ИЛИ, причем входы дополнительного логического элемента «Запрет» каждого разряда соединены с вторыми выходами триггеров всех предыдущих разрядов цифрового преобразователя, выход дополнительного логического элемента «Запрет» через дополнительный логический элемент ИЛИ в каждом разряде соединен с вторым входом выходного логического элемента ИЛИ, второй вход каждого дополнительного логического элемента

ИЛИ подключен к другому входу триггера данного разряда.

Источники информации, принятые во внимание при экспертизе

io 1. Патент США № 3790881, кл. 307-235Т, 05.02. 74.

2. Патент Японии № 45 — 45479, кл. 109 Н О, 22.05.70.

ЦН И ИП И Заказ 2726/59

"ираж 656 Подписное

Филиал П П П «Патент», г. Ужгород, ул. Проектная, 4