Аналого-цифровой преобразователь

 

""й мтен, н;, .

5 лиег д фф («) 664293"

Союз Советския

Социалистичесни к

Республик (61) Дополнительное к авт. свид-вуР1) М. К,.

Н 03 К 13/17 (22) 3аявлено 2701.77 (21) 2448458/18-21 с присоединением заявки №вЂ” (23) ПриоритетОпубликовано2105.79. Бюллетень ¹19

Дата опубликования описания 280579

Государственный коинтет

СССР но делан нэобретеннй н открйтнй (53) УДК681. 325 (088. 8т (72) Авторы йзобретения

В.М. Махнов и Ю.Н. Бесов (71) ЗаяВИтЕЛЬ Уральский ордена Трудового Красного Знамени голитехнический институт им. С.М. Кирова (54) . АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к радиотехнике и может быть использовано в амплитудных энэлиээторах.

Известен анэлого-цифровой преобраз он ател ь, содержэший входное устройство, коммутатор, две ячейки памяти, генератор эталонов, дискриминатор уровня, блок стабилизации коэффициента передачи, устройство управления, арифметическое устройство и блок регистров гамяти (1) . Однако это устройство имеет недостаточную точность, стабильность и ограниченйые функцио«альные воэможности.

Известен аналого-цифровой преобразователь, содержащий входное устройство, аналоговые выходы которого соединены с аналоговыми входами коммутатора, герный и второй выходы устройства. Угравления со динены с соответствую .цими входами входного устройства и коммутатора, выход входного устройства соединен с первым входом устройстээ угранления, герный выход коммутатора соединен с первым входом первой ячейки гамяти, второй вход которой соединен с третьим выходом устройства угравления, а третий вход соединен с выходом угрэнляемого фильтра и с первым входом блока стабилизации коэффициента гередэчи, герный выход гервой ячейки памяти соединен с первыми входами дискриминатора уровня и второч ячейки памяти, нторой вход которой соединен с вторым выходом коммутатора, третий вход соединен с четвертым выходом устройства управления, а четвертый вход соединен с выходом блока стабилизации коэффициента передачи, второй вход которого соединен с пятым выходом устройства угравления, второй вход дискриминатора уровня соединен с шестым выходом устройства. управления, а выход дискриминатора уровня соединен с вторым эходом устройства угрэвления, седьмой, восьмой, девятый и десятый выходы устройства управления соединены соответственно с входом генератора эталонов, r.ервым входом управляемого фильтра, входами блока регистров гамяти и арифметического устройства, выходы арифметического устройства и блока регистрон памяти соединены соответственно с третьим и четвертым нходами устройства управления, а информационные выходы блока регистров гамяти соединены с информационными входами арифметического устройства (2).

664

Целью изобретения является повышение точности, стабильности и увеличение функциональных возможностей устройства.

Достигается это тем, что в аналогоцифровой преобразователь, содержащий входное устройство, коммутатор, две ячейки памяти, дискриминатор уровня . блок стабилизации коэффициента пере> дачи, генератор эталонов, управляемый фильтр, блок регистров памяти, арифметическое устройство, устройст- !О во управления, введены m дополнитеяьных ячеек памяти, блок стабилизации нулевого уровня, коммутатор эталона, коммутатор кода, причем первые входы m дополнительных ячеек памяти сое- б динены с управляющими выходами устройства управления, вторые входы соединены с аналоговыми выходами коммутатора, четвертый вход первой ячейки памяти и третьи входы остальных ячеек соединены с выходами коммутатора эталонов;первый вход которого соединен с выходом генератора эталонов,а второй вход соединен с одиннадцатым выходом устройства управления, выход блока стабилизации первого уровня соединен с пятым входом первой ячейки памяти, первый вход блока „стабилизации нулевогэ уровня соединен с двенадцатым выходом устройства управления, а второй вход соединен с выходом управления фильтра, второй вход которого через m дополнительных ячеек памяти, соединенных последовательно, соединен с выходом второй ячейки памяти, первый вход коммута" 35 тора кода соединен с тринадцатым выходом устройства управления, второй вход соединен с выходом дискриминатора уровня, а информационные выходы коммутатора кода соединены с ин- 4О формационными .входами блока регистров памяти.

На чертеже приведена структурная электрическая схема устройства.

Предлагаемое устройство содержит входное устройство 1, кою утатор 2, ячейки памяти 3 и 4, дополнительные ячейки памяти,51 ...5„, блок б стабилизации нулевого уровйя, дискриминатор 7 уровня, блок 8 стабилизации коэффициента передачи, коммутатор 9 эталона, необходивжй для подачи эталона на вход любой иэ ячеек памяти, генератор 10 эталонов, управляемый фильтр 11, устройство управления 12, арифметическое устройство

13, блок 14 регистров памяти, комму- татор 15 кода, необходимий для за- писи в любой из регистров.

Работа устройства может происходить в нескольких режимах. Наиболее 60 сложный из них - режим с временным разравниванием и стабилизацией нулевого уровня и коэффициента передачиК, В этом режиме измеряемые сигналы приходят Hcl вход через статистически

293 меняющийся промежуток времени. При поступлении первого сигнала сразу начинается его преобразование, следующие. сигналы по мере их поступления записываются в соответствующие свободные ячейки памяти. Поэтому в каждый момент времени для каждого числа будет вырабатываться своя разрядная цифра.

При переходе в режим коррекции в две (любые) освободившиеся ячейки памяти записываются О и эталон В . Прсле окончания их кодирования вырабатываются два сигнала коррекции, соответствующие ro величине отклонению цифровых эквивалентов К . и В от заданных значений.

Формула. изобретения

Аналого-цифровой преобразователь, содержащий входное устройствО, аналоговые выходы которого соединены с аналоговыми входами коммутатора, первый и второй выходы устройства управления соединены с соответствующими входами входного устройства и коммутатора, выход входного устройства соединен с первым входом устройства управления, первый выход коммутатора соединен с первым входом первой ячейки памяти, второй вход которой соединен с третьим выходом устройства управления, а третий вход соединен с выходом управляемого фильтра и с первым. входом блока стабилизации коэффициента передачи, первый выход первой ячейки памяти соединен с первыми входами дискриминатора уровня и второй ячейки памяти, второй вход которой соединен с вторым выходом коммутатора, третий вход соединен с четвертым выходом устройства управления, а четвертый вход соединен с выходом блока стабилизации коэффициента передачи, .второй вход которого соединен с пятым выходом устройства управления, второй вход дискриминатора уровня соединен с шестым вы- ходом устройства управления,- а выход дискриминатора уровня соединен с вторым входом устройства управление, седьмой, восьмой, девятый и десятый выходы устройства управления соединены соответственно с входом генератора эталонов, первым входом управляемого ° фильтра, входами блока регистров памяти, и арифметического устройства, выходы арифметического устройства и. блока регистров памяти соединены сортветственно с третьим и четвертым вхо" дами устройства управления, а информационные выход блока регистров памяти соединены с информационными входами арифметического устройства, о тл и ч а ю шийся тем, что, с целью повышения точности, стабильности и увеличения функциональных воэможностей устройства, введены m допол93

Составитель A. Титов

Редактор Е. Гончар Техред С. Мигай . Корректор С. Патрушева

Заказ 3015/53 Тираж 10.59 Подписное

ЦйИИПИ Государственного комитета СССР го делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

5 6642 нительных ячеек памяти, блок стэбилчзации нулевого уровня, коммутатор эталона, коммутатор кода, причем первые входы m дополнительных ячеек памяти соединены с управляющими выхода.мн устройства управления, вторые sxoды соединены с аналогсвыми выходами 5 коммутатора, четвертый вход первой ячейки памяти и третьи входы осталь.ных ячеек соединены с выходами комму- т ат ор а э т ало нов, первый вход кот орого соединен с выходом генератора эта- р лонов, а второй вход соединен с одийнадцатым выходом устройства управления, выход блока стабилизации нулевого уровня соединен с пятым входом первой ячейки памяти, первый вход блока стабилизации нулевого уровня соединен с двенадцатым выходом устройства управления, а второй вход соединен с выходом управляемого фильтра, второй вход которого через m дополнительных ячеек памяти, соединенных последовательно, соединен с выходом второй ячейки памяти, первый вход коммутатора кода соединен с тринадцатым выходом устройства управления, второй вход соединен с выходом дискриминатора уровня, а информационные выходы коммутатора кода соединены с информационными входами блока регистрбв памяти.

Источники информации, принятые во внимание при экспертизе

1. Гитис Э.И. Преобразователи.информации для электронных цифровых вычислительных устройств, М., Энергия, +75, с. 308.

2. Чернявский A.Ô. Статистические методы анализа случайных сигналов в ядернофизическом эксперименте, М., Атомиздат, 1974, с. 207-210.