Мажоритарно-резервированный делитель частоты

 

ДЯ Ррх (ущ

ОПЙСА

Союз Советскик

Социалистических

Республик

И Е

<»> 664299

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (22) Заявлеио150175 (21) 2096729/) 8-21 с присоединением заявки М(23) Приоритет—

Опубликовано250579. Бюллетень М19

Дата опубликования описания 2505.79 (51) М. Кл, Н 03 К 23/00//

Н 05 К 10/00

Государственный комитет

СССР но делам изобретений и открытий . (53) УДК621. 374.. 44 (088. 8) (72) АвтОры

ИЗОбрЕтЕИИя В.С. Федоров, А.М. Семиглазов и А.С. Вел яков (71) Заявитель (54) МАЖОРИТАРНО-РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЬ

ЧАСТОТЫ

Изобретение относится к автомати ке и вычислительной технике и может быть применено во время-импульсных и цифровых системах при повышенных требованиях к их надежности.

Известно устройство, содержащее резервные каналы, каждый из которых содержит триггер, элемент совпадения, HHBBPToP H M oPHT H e eMeHT (1l. 1Р

Известно устройство наиболее близкое по технической сущности к изобретению, содержащее три канала деления, каждый из которых состоит из мажоритарного элемента. и Н последовательно включенных триггеров, первый выход последнего иэ которых и выход мажоритарного элемента подключены к входам элемента совпадения, при этом первый выход N-го триггера одного канала деления соединен с входами мажоритарных элементов других каналов делвния (2) .

Оба эти устройства недостаточно на дежны в работе, что обусловлено боль. шим количеством оборудования.

Целью изобретения является повышение надежности работы устройства .

Достигается это тем, что в мажоритарно-резервированном делителе частоты, содержащем три канала деления, ЗО каждый из которых состоит из мажоритарного элемента и N последовательно включенных триггеров, первый выход последнего из которых и выход мажоритарного элемента подключены к входам элемента совпадения, при этом первый выход 14-ro триггера одного канала деления соединен с входами мажорйтарных элементов других каналов деления,в каждый канал деления введены дойолнительный мажоритарный элемент и дополнительный элемент совпа/ дения, первый вход которого соединен с выходом дополнительного мажоритарного элемента, второй вход — с вторым выходом N-ro триггера, а выход объединен с выходом элемента совпадения и подключен к входам установки нуля (N-1) триггеров, причем выход

N-ro триггера одного канала деления соединен с входами дополнительных мажоритарных эпементов других каналов деления,а счетные входы первых триггеров всех каналов деления объединены и подключены к входной шине.

На чертеже представлена структурная электрическая схема мажоритарнорезервированного делителя частоты.

Устройство содержит триггеры 1-9 со счетным входом, мажоритарные эле664299

4 менты 10-12, элементы совпадения 1315, дополнительные мажоритарные элементы 16-18, дополнительные элементы совпадения 19-21, входную шину 22.

Информация на выходе мажоритарного элемента, полученная по большинству входов, с помощью элемента совпаделия сравнивается с информацией на выходе последнего триггера данного канала и, если этот триггер находится в противофазе с двумя остальными, на выходе элемента совпадения появ- )p ляется сигнал задержки, который по цепи обратной связи устанавливает два предыдущих триггера этого канала в состояние 0 и удерживает их в этом состоянии, пока хотя бы один из двух других триггеров не переключится в синфазное с ним состояние.

Условимся, что триггер переключается, если предыдущий триггер переходит йз состояния 1 в состояние 0, и установка двух предыдущих триггеров в состояние 0 происходит, если на выхбде элемента совпадения 0, сигнал 1 на триггеры не воздействует .

РассМотрим процесс автофазирования25

" раэноразрядных триггеров, когда в делителе отсутствует неисправность.

Допустим, что первые выходы триггеров 3, 6, 9 имеют состояния соответственно 1, 0, 0, а ЗО вторые выходы — соответственно состояние 0, 1, 1, состоя ние триггеров 1, 2, 4, 5, 7, 8 произвольное. Тогда по большинству входов мажоритарйые элементы 10-12 35 будут иметь состояние 1, а дойолнительные мажоритарные элементы

16-18" - соответственно состояние 0

С выхода мажоритарного элемента 10 . сигнал 1 поступает на вхОд эле- 40 мента совпадения 13. Одновременно c -: первого выхода триггера 3 на другой вход элемента совпадения 13 также пос.тупает сигнал 1 . При этом на выходе элемента совпадения 13. формиру-5 ется сигнал 0 "., ":а на выходах остальных: элементов совпадения - сигналы 1, так как на входах до полнительного элемента совпадения 19 имеется сигнал !, 0 с второго выхода триггера 3 и 0 - с выхода допол- 50 нительного мажоритарного элемента 16", на входах элементов-совпадения 14 и

15 — 1 с выходов мажоритарных элементов 11 и 12 и 0 с первых выходов триггеров б и 9; на входах 56 дополнительных элементов совпадения

29 и 21 - . О. с выходов доцолнительных мажоритарных элементов 17 и 18 и 1 . » с вторых выходов триггеров б

Сигнал 0 с выхода элемента .совпадения 13 поступает на входы триггеров 1 и 2, устанавливает их в состояние,0 и удерживает их в этом состоянии до тех пор, пока в результате счета трИггеры, например

4 и 5 (если второй канал деления в данный момент опережает по фазе третий канал деления) не установятся в состояния 0 . При этом триггер б переключится в новое состояние и совпадет по фазе с триггером 3, т.е. в этот момент одноразрядные триггеры

1,4; 2,5 и З,б установятся в синфазное состояние. На выходе элемента. сов-. падения 13 появляется сигнал 1, так как теперь с первых выходов триггеров 3,6,9 поступают сигналы 1, сигналы 0, 0, 1 и по большинству входов на выходах мажоритарных элементов 10-12 формируется сигнал 0 . Теперь триггер 9 не совпадает по фазе с триггерами 3 и б сфазированных первого и второго каналов деления. Поэтому на выходе дополнительного элемента совпадения 21 формируется сигнал 0, так как на его входы поступает. 1 с второго выхода триггера 9 и 1 — с выхода дополнительного мажоритарного элемента 18, сформированная по большинству входов.

Сигнал 0 с выхода дополнительного элемента совпадения 21 поступает на входы триггеров 7 и 8, устанавливает их в состояние 0 и удерживает их в этом состоянйи до тех пор, пока в результате счета триггеры 3 и б сфазированных каналов деления не переключатся в синфазнбе состояние с триггером 9. При этом на выходе дополнительного элемента совпадения 21 появляется сигнал 1, так как на выходе дополнительного мажоритарного элемента 18 по большинству входов сформировался сигнал 0, и дальнейшая работа одноразрядных триггеров делителя будет синфазной, а все элементы совпадения будут находиться в состоянии 1 .

Допустим теперь, что произошел отказ, например, в первом канале деления, в результате чего триггер 3 по первоМу выходу постоянно находится в состоянии 0, по второму выходу— в состоянии 1, а триггеры 6 и 9 в исходном состоянии оказались в противофазе, т.е. на первых выходах триггеров 6 и 9 — 1, 0, а на вторых выходах — 0, 1! .

Рассмотрим процесс фазирования триг.геров второго и третьего каналов деления.

Поскольку триггер б находится в противофазе с триггерами 3 и 9, то на выходе элемента совпадения 14 формируется сигнал " 0, так как на входы его поступают сигналы 1 с вы хода триггера 6 и с выхода мажоритарного элемента 11. Сигнал 0 с выхода элемента совпадения 14 поступаЕт на входы триггеров 4 и 5, устанавливает их в состояние 0 и удерживает их в этом состоянии до тех пор, .пока в ходе счета триггеры 7 и 8 не установятся в состояние.. 0 ™ и не

664299 переключат триггер i в синфазное состояние с триггером 6. При этом ка выходе элемента совпадения 14 появляется сигнал 1 и дальнейшая работа одноразрядных триггеров второго и третьего каналов деления будет синфазной ° 5

Делитель частоты с автофазированием триггеров можно построить на. любой коэффициент деления с N-триггерами в каждом канале. Причем, чем больше N, тем меньший удельный вес 10 в делителе приходится на схемы фазирования.

Мажоритарные элементы 10-12, 16- 18 на выходах которых сигнал имеет скважность 2, могут быть использованы как буферные каскады между выходом делителя и последующим устройством.

Поскольку равнорядные триггеры работают синфазно, тб, используя триггеры разных разрядов, можно получить сетку кратных частот.

По указанной схеме возможно резервирование кольцевых, декадных и других делителей частоты, построенных как на триггерах с импульсно-потенциальной логикой, так и на триггерах с потенциальной логикой.

Формула изобретения

Мажоритарно-резервированный делитель частоты, содержащий три канала деления, каждый из которых состоит из мажоритарного элемента и N последовательно включенных триггеров, первый выход последнего из которых и выход мажоритарного элемента подключены к входам элемента совпадения, при этом первый выход N-го триггера одного канала деления соединен с входами мажоритарных элементов других ка.— налов деления, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности работы устройства, в каждый канал деления введены дополнительный мажоритарный элемент и дополнительный элемент совпадения, первый вход которого соединен с выходом дополнительного мажбритарного элемента, второй вход — с вторым выходом N-го триггера, а выход объединен с выходом элемента совпадения и подключен к входам установки нуля (N-1) триггеров, причем выход N-го триггера одного канала деления соединен с входами догол нител ьных мажоритарных элементов других каналов деления, а счетные входы первых триггеров всех каналов деления объединены и подключены к входной шине.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 427480, кл, Н 03 К 23/00, 1972.

2. Авторское свидетельство СССР

М 429536, кл. Н 03 К 23/00, 1973.

11НИИПИ Заказ 3015/53

Тираж 1059 Подписное

Филиал ППП Патент, r. Ужгород, ул, Проектная,4.