Устройство для контроля узлов электронных вычислительных машин

 

Союз Советскнк

Социалистически к

Республик

ОПИСА

ИЗОБРЕТЕ

К АВТОРСКОМУ СВИД (61) Дополнительное к авт, сви (22) Заявлено 01,06,76 (21) 2373

15/46 с присоединением заявки ¹

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.06,79. 5кт

Дата опубликования опис.326

8) (72) Авторы изобретения

В. Ф. Белкин, Б. 3. Баркан и В. В. Прошаков

{71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УЗЛОВ

ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МЛШИЙ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств контроля и диагностики неисправностей логических узлов дискретных устройств автоматики и электронных вычислительных машин.

Известно устройство для контроля узлов электронных вычислительных машин, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, причем первый выход блока ввода соединен со входом блока памяти, выход которого подключен к первому входу коммутатора, выходами соединенного с внешними контактами контролируе- мого узла, второй выход блока ввода соединен со входом блЬка управления, 2О выходы которого подключены соответственно к управляющим входам блока ввода, блока памяти и блока индикации, соединенного входом с выходом блока сравнения, регистр настройки, соединенный входом с первым выходом блока ввода, управляющим входом — с выходом блока управления, выходом — со вторым входом коммутатора; выход ,блоха памяти подключен к первому входу блока сравнения, второй вход которого соединен с выходом коммутатора (1).

Недостатком известного устройства является то, что оно не обеспечивает контроля последовательностных схем, а его диагностические возможности сводятся к использованию только диагностических тестов, aòo связано с большими, предварительными затратами на их разработку.

Известно устройство для контроля цифровых узлов электронных вычисли тельных машин, содержащее специализированный вычислитель, устройства ввода-вывода, блок сопряжения и блок измерений (2).

Недостатком этого устройства является сложность и необходимость составления тестовых программ контроля, а его диагностические возможности ограничены использованием диагностических словарей или диагностических программ контроля.

Наиболее близким техническим решением к предлагаемому изобретению является устройство, содержащее блок управления, арифметико-логический блок, блох регистров обмена и состояний, блок оперативной памяЦелью изобретения является расширение функциональных воэможностей за счет обеспечения диагностики неисправностей последовательностных и комбинационных схем.

Поставленная цель достигается тем, что в предлагаемое устройство введены блок формирования эталонов, блок регистров nepexoäîâ, блок задания модулей пересчета, блок задания реальных адресов, причем выходы блока формирования эталонов соединены с соответствующими входами блока регистров обмена и состояний, блока управления, блока сравнения, блока регистров переходов, выходы которого подключены ко входам блока управления, блока сравнения и блока задания модулей пересчета, выходы блока задания модулей пересчета соединены с соответствующими входами блока сравнения и блока задания реальных адресов, выход которого подключен ко вторый входам блоков выбора контрольных точек, соответствующие входы блока регистров обмена и состояний соединены со входами блока Формирования эталонов, блока регистров переходов и блока задания реальных адресов, соответствующие выходы блока управления и блоков выбора контрольных точек соединены со входами блока формирования эталонов, выход счетчика контрольных сумм подключен к соответствующему входу блока задания модулей пересчета.

Устройство обеспечивает как программный контроль и диагностику неисправностей комбинационных и последовательностных схем, так и их контроль и диагностику на псевдослучайных кодах и в режиме многотерминальной системь| с разделением времени, то есть обеспечивает одновременную работу нескольких выносных пультов контроля (блоков сопряжения) с использованием стандартного псевдослучайного циклического кода, поI

A" 1 рождаемого полиномом д х)= . а (х)х (t--О (й - количество информационных входных каналов проверяемого изделия) в режиме счета контрольных сумм на фиксированном поле псевдослучайных комбинаций.

На фиг. 1 показана блок-схема предлагаемого устройства; на фиг. 2 пример технической реализации блока

Формирования эталонов; на фиг. 3— пример технической реализации блока регистров переходов.

Устройство содержит блок управления 1, арифметико-логический блок

2, блок Э регистров обмена и состояний, блок 4 памяти микропрограмм, блох 5 оперативной памяти, канал б второго уровня, блок 7 ввода-вывода, канал 8 первого уровня, блок 9 внешней памяти, блок 10 коммутации магистральных шин, блок 11 сопряжения, блок

3 . бб79б9 ти, блок памяти микропрограмм., канал первого уровня, блок ввода-вывода, блОк внешней памяти, кайал Второго уровня, блок коммутации магистральных шин, блоки сопряжения, блоки выбора контрольных точек, блок прерывания, блок сравнения, счетчик контрольных сумм, причем выходы блока управления соединены с управляющими входами арифметико-логического блока, канала первого уровня, канала второго уровня, блока регистров обмена и состояний, блока памяти микропрограмм, блока бперативной памяти, счетчика контрольных сумм и блока прерываний, выходы арифметико-логического блока соединены со входами 15 блока управления и блока регистров обмена и состояний, соответствующие выходы которого соединены со входами арифметико-логического блока, канала первого уровня, канала второго у> уровня, блока коммутации магистральных шин, блока оперативной памяти, информационные выходы блока оперативной памяти соединены со входами блока регистров обмена и состояний, канала первого уровня, канала второго уровня, арифметико-логического блока и блоха коммутации магистральных шин, выходы которого соединены со входами блоков сопряжения, выходы блоков сопряжения являются выхода. ми устройства, выходы блоков выбора контрольных точек соединены со входами счетчика контрольных сумм и блока сравнения, выход которого соединен со входом блока управления, выходы блока памяти микропрограмм соединены с соответствующими входами арифметико -логического блока и блока оперативной памяти, соответствующие выходы и входы канала первого уровня 40 соединены со входами и выходами блока внешней памяти, а соответствующие выходы и входы канала второго уровня подключены ко входам и выхо- .. дам блока ввода-вывода, выходы эа- 45 просов прерываний блока внешней памяти, блока ввода-вывода и блоков сопряжения соединены со входами блока прерываний„ выход которого подключен ко входу блока управления, первые вхо- 5О .,ды блоков выбора контрольных точек являются входами устройства (3).

° Недостатком этого устройства является необходимость предварительного составления контрольно-диагностичес- 55 ких тестов, невозможность его исполь зования для проверки последовательностных схем, а его диагностические возможности связаны с использова. нием- диагностических программ контроля и по существу ограничены диагнос-тическимй словарями. То.есть известное устройство имеет малые функциональные возможности, так как не обеспечивает диагностику последовательностных и комбинационных схем.

66 7969

Кроме того, для формирования модели вводится каталог интегральных 50 схем, используемых в иэделиях прове-" ряемого типа и информация о расположении элементов на поле ячейки.

При подготовке к занесению в блок оперативной памяти соответствующих 55 массивов прбизводится разбивка базовых элементов функциональных узлов на условные базоВые элементы типа И, ИЛИ, НЕ-И, НЕ-ИЛИ. В каталоге типов хранится информация о разделении функциональных узлов на условные

60 базовые элементы и о связях между ними. При разбиении базовые элементы нумеруются и в массив заносятся новые значения номеров фазовых элементов и признаков.

12 прерываний, блок 13 формирования эталонов, блок 14 выбора контрольных точек, счетчик 15 контрольных сумм, блок 16 задания модулей пересчета, блок 17 задания реальных адресов, блок 18 сравнения, блок 19 регистров переходов, шины 20 запросов пре- 5 рываний, шины 21 подключения контролируемых иэделий.

Блок 13 формирования эталонов (см.фиг. 2) состоит из регистра 22, набора 23 эталонных элементов, комму- 10 татора 24, схемы 25 сравнения по модулю три и узла 26 деления. Блок 19 регистров переходов (см. фиг. 3) состоит из регистра 27, схемы 28 сравнения по модулю два, узла 29 приорите- 15 тов, дешифратора 30.

Устройство работает следующим образом.

На этапе предварительной подготовки устройства к работе выполняет" 20 ся ряд операций по загрузке операционной системы и формирование служебных массивов информации для создания модели контролируемого изделия в блоке 13 формирования эталонов. После включения устройства по . 25 сигналу с блока l осуществляется обращение к блоку 4 памяти микропрограмм и производится выдача последовательности команд програймй загрузки в блок 5 оперативной памяти. Информация из блока 9 внешней памяти через канал 8 первого уров-. ня перезаписывается в блок 3 регистров обмена и состояний. Здесь формируется последовательность управляю- 35 щих наборов для задания режима обмена с блоком 7 ввода-вывода и блоком 9 внешней памяти и задаются " адреса в блок 5 оперативной памяти, который обеспечивает выдачу Hà 40 блок 10 коммутации магистральных шин управляющих команд. Затем осу-. ществляет формирование функциональной модели проверяемого изделия.

Для ее формирования используется информация о монтажных соединениях изделия, вводимая с помощью блока

7 ввода-вывода.

В блок 5 оперативной памяти заносятся массив прямых ссыл6к и массив прямых связей, причем на 1-ом месте в массиве пряйых ссылок находится относительный адрес массива прямых связей, начиная с которого ограниченные разделителями располагаются номера условных базовых элементов, хотя бы один вход которых связан с выходам i --ro условного базового элемента. Кроме того, формируются массив обратных ссылок и массив . обратных связей аналогичные двум предыдущим массивам с заменой входов на выходы.

Получение описанных массивов состоит в следующем.

При разбиении на условные базовые элементы и их нумерации информация, находящаяся в каталоге типов микросхем о прямых связях между условными базовыми элементами внутри функциональных элементов заносится в массивы прямых ссылок и прямых связей. Затем рассматриваются все условные базовые элементы, информация о связях которых еще не вошла в мас.сивы. Координаты выхода обрабатываемого базового элемента заносятся в первую свободную ячейку массива прямых связей. После ввода всей перечисленной информации с блока 7 ввода-вывода, конкретное устройство которого определяется каналом б второго уровня, управляемого регистрами блока 3, информация на регистры после необходимых вычислений и преобразований данньж, записанных в блоке 9 внешней памяти и коммутируемых каналом 8 первого уровня, через арифметика-логический блок 2 поступает на блок 3 регистров обмена и состояний. Порядок поступления команды данных определяется операционной системой,, загружаемой в блок 5 оперативной памяти. Загрузка операционной системы инициируется блоком

1 управления, который задает последовательность операций в соответствии с последовательностью команд, записанной в блоке 4 памяти микропрограмм, который представляет собой запоминающее устройство последовательного действия.

В соответствии со сформированной в блоке формирования эталонов 13 моделью контролируемой ячейки осуществляется определение массива состояний всех базовых элементов проверяемой ячейки на каждом контрольно-диагностическом тесте, вводимых через канал б второго уровня с блока

7 ввода-вывода или непосредственно с блока 5 оперативной памяти. Режим ввода тестовой информации определяется операционной системой. На этапе программного контроля логических узлов с блоков ll сопряжения, являющихся оконечными блоками контроля, к которым подключаются контролируе66796 мые иэделия, производится выдача сигналов запросов на прерывание по шинам

20. Эти сигналы поступают в блок 12 прерываний, где обрабатЫваются и в соответствии с дисциплиной обслуживания, задаваемой операционной системой, поступают н виде запросов 5 в блок 1 управления. Один из блоков

11 подключается через блок 10 к каналу обмена с блоком 5. С подключенного блока 11 выдается информация о типе проверяемых иэделий и режиме 0 контроля. Через блок 10 коммутации магистральных шин по селекторным управляющим шинам эта информация поступает в блок 1, где принимается решение о выдаче соответствующих ко- 5 манд управления, определяемых операционной системой, задаваемой с блока 5.

После" завершения выдачи служебных и вспомогательных сигналов, определяемых спецификой проверяемых иэделий, производится выдача теста разделения входов и выходов контролируемого изделия. Затем выдается последовательность установочных наборов и осуществляется задание контрольно- 25 диагностических стимулирующих наборов. Ответная реакция контролируемого изделия записывается в блок 5 и по мере накопления поступает в ариф- метико-логический блок 2, где осуще- 30 ствляется сравнение реальных и эталонных состояний контролируемого изделия, соответствующих заданным стимулирующим воздействиям. При обнаружении несовпадения реальных сиг- 35 налов на выходах контролируемого изделия с эталонными, контролирующий набор, на-котором произошло несовпадение, выдается в регистр 22 блока 13 формирования эталонов через блок 3 40 регистров обмена и состояний, а на коммутатор 24 поступает код, соответствующи подключению элемейта из набора эталонных элементов 23, тип которого соответствует элементу, на выходе которого произошло несовпадение сигнала с эталонным значением.

Подготовленные ранее массивы связей по номеру контакта, на котором произошло это несовпадение, используются для определения адреса элемента,.связанного по выходу с этим контактом, и через 6лок 3 регистров обмена и состояний адрес выдается в блок 17 задания реальных адресов, который модифицирует этот адрес, 55 иэ кода модели узла в реальный адрес элемента на ячейке. С блока 17 выдается код на управление блоком 14 выбора контрольных точек, который в соответствии с заданным адресом осу- 50 ществляет подключение выводов элемента (входов и выходов) к блоку 18 сравнения. На другие входы блока 18 поступают сигналы с выводов эталонного элемента из набора 23 эталонйых элементов, подключенного коммутато9 8 ром 24. По сигналу с выхода блока

18 принимается решение об исправности проверенного элемента и в случае совпадения сигналов на выводах эталонного и контролируемого элементов с блока

1 выдается сигнал на вычисление адре са следующего элемента, связанного с одним из входов элемента, проверенного на рассмотренном этапе. Одновременно с этим производится оценка риска критических состояний на рассма" триваемом наборе стимулирующих воздействий. Для этого в регистр 27 блока 19 регистров переходов запи.— сывается предыдущий контролирующий набор, а на входе схемы 28 сравнения по модулю два задается контролирующий набор, на котором получено первое несовпадение выходных состояний с эталонными. С учетом возможных максимальных разбросов задержек выбираются управляющие сигналы на уз ле 29 приоритетов. При возникновении сигналов на выходах дешифратора 30, который осуществляет свертку кода в полиадический, определяется возможность возникновения критических состязаний. В этом случае контролирующий набор отбрасывается.и разбивается на совокупность наборов, при которых допускается смена стимулирующих воздействий более, чем на одном входе контролируемого узла. При этом для определения поля состояний используется схема 25 сравнения по модулю три и узлы 26 деления блока 13 формирования эталонов.

После проверки всей совокупности элементов будет определена пара элементов, для которой выходные (входные) сигналы не соответствуют совокупности эталонных наборов.

Использование блоков 13 и 19 обеспечивает в этом режиме работы устройства контроль и отыскание места неисправности как для комбинационных схем, так.и схем с произвольным числом ярусов памяти. Режим программного контроля логических узлов связан с большими затратами на предварительную разборку контрольно-диагностических тестов и может быть эффективно применен только для устоявшейся серийной продукции. В случае опытного производства этот способ контроля связан с еще большиМи затратами из-за большого числа корректировок в процессе отработки документации. Поэтому в предложенном устройстве преду" смотрен режим контроля узлов.на псевдослучайных кодах. Известные устройства контроля не позволяют производить диагностику отказов с использованием этих методов и контроль последовательностных схем.

В режиме контроля и диагностики неисправностей йа псевдослучайных кодах также как и в режиме программного контроля производится предвари667969 1О входах блока 18 контролируемое изделие признается исправным. Если общая контрольная сумма не совпала с эталонной,,то производится подсчет локальных контрольных сумм по каждому выходу. Эти контрольные суммы сравниваются с их эталонными значениями и первая, например по порядку возрастания номеров контактов выходов контролируемого изделия, контрольная сумма, не совпавшая с эталонной, определяет адрес элемента, связанного с выходным контактом, на котором произошло несовпадение контрольных сумм. С помощью блока 14 выбора контрольных точек по адресу, !

5 определяемому блоком 17 задания реал;ных адресов, осуществляется .подключение выходов элемента к счетчику контрольных сумм и сравнение контрольных сумм с эталонными значениями. ро Одновременно коммутатором 24 блока

13 формирования эталонов осуществляз ется подключение входов эталонного н- элемента ко входам элемента размещенного в проверяемом изделии. Выходы эталонного и контролируемого элементон подключаются ко вхоцам блока 18 сравнения. Повторяется контроль на полном псевдослучайном наборе и при совпадении сигналов на выходах эле-, ментов принимается решение об исправности элемента, установленного н изделии. С использованием массивов связей и ссылок определяется адрес следующего элемента, связанного с элементом, проверенным на предыT - 5 душем этапе. Процедура полностью повторяетСя. При обнаружении первого элемента, функционирование которого не совпадает с функционированием эталонного элемента, выделяется

40 пара возможно неисправных элементов.

9 тельное занесение служебных массивов и поочередное подключение блоков 11 сопряжения к магистральным шинам устройства.

По соответствующему сигналу произ водится разделение входов и выходов контролируемого изделия и выдается последовательность установочных набо ров и константных управляющих сигналов.

Арифметико-логический блок 2 пере ключается. блоком 1 управления н режим формирования псевдослучайного кода, порождаемого полиномом к-!

1 +)=K f ). де n — количество иньо формационных входных каналов проверяемого иэделия.

-1 а;(х) =х п дд ф(к) причем д (х) — произвольный полином с коэффициентами из поля 6F(g) ° Формируемый при этом псевдослучайный циклический код с кодовым расстоянием, равным единице, поступает чере магистральные шины на входы подключе ного блока 11 сопряжения. Генерируемая последовательность псевдослучайных кодов заносится в блок 5 оперативной памяти и с темпом работы этого блока выдается в магистральные шины. Формируемый на этом этапе код перезаписывается в блок 9 внешней памяти через канал 8 первого уровня и может быть использован многократно при контроле изделий с числом контак тов не меньшим n .

Стимулирующие тестовые наборы в виде. псевдослучайных кодов и констан ные управляющие сигналы, определяющие разрыв обратных связей в контролируемых изделиях и взаимозависимые входные воздействия, обеспечивающие исключение запрещенных стимулирующих наборов на входах контролируе.— мого изделия, однозначно определяют последовательность полей состояния элементов контролируемого изделия.

На этапе контроля на псендослу- 45 чайных тестовых наборах с помощью счетчика 15 контрольных сумм определяется общая контрольная сумма по выходным шинам контролируемого изде,лия. Вычисленная контрольная сумма записывается в блок 5 оператив ной памяти и поступает .в блок 16 задания модулей пересчета, где производится ее преобразование, заключающееся в последовательном делении на коэффициенты 1(х) . С выхода блока 16 код поступает на вход блока

18 сравнения, на другие входы которо о задаются эталонные контрольные суммы с блока 3 регистров обмеиа и состояний. Причем эталонная кон- 60 трольная сумма может быть либо вычислена с помощью. модели контролируемого изделия, либо определена путем контроля заведомо исправного элемента. При совпадении кодов на

Разделение неисправности выполняется одним из известных методон вручную.

Использование н предложенном устройстве блока 13 формирования эталонов блока 19 регистров пере ходов и блока 16 задания модулей пересчета обеспечивает контроль и диагностику неисправностей комбинационных и последовательностных схем не только в режиме программного контроля, но и с использованием псевдослучайных наборов. Это особенно эффективно на этапе производства. опытных образцов иэделий, когда структура контролируемых изделий подвергается значительным переработкам и разработка контрольно-диагностических тестов связана со значительными затратами труда и машинного времени, а.оперативная корректировка тестов затруднена.

По сравнению с известными устройствами предложенное обладает большими функциональными возможностями, так как обеспечивает контроль и отыс7969 12

Устройство для контроля узлов 10 электронных вычислительных машин, содержащее блок управления, арифметико-логический блок, блок регистрон ббмена и Состояний, блок оперативной памяти, блок памяти микропрограмм, 15 канал первого уровня, блок ввода-вывода, блок внешней памяти, канал второго. уровня, блок коммутации,магистральных шин, блоки сопряжения, блоки выбора контрольных точек, блок прерывания, блок сравнения, счетчик контрольных сумм, причем выходй блока управления соединены с управляющими входами арифметико-логического блока, канала первого уровня, канала второго уровня, блока регистров обмена и сос-, тояний, блока. памяти микропрограмм, блока оперативной памяти, счетчика контрольных сумм и блока прерываний, выходы арифметико-логического блока соединены со входами блока управления и блока регистров обмена и состояний, соответствующие выходы которого соединены со входами арифметикологического -блока, канала первого уровня, канала второго уровня, 35 блока коммутации магистральных шин, блока оПеративной памяти, ийформационные выходы блока оперативной памяти соединены со входами блока. регистров обмена и состояний, кана- 40 ла первого уровня, канала второго уровня, арифметико-логического блока и блока коммутации магистральных шин, выходы которого соединены со входами блоков сопряжения, выходы блоков сопряжения являются выходами устройства, выходы блоков выбора контрольных точек соединены со входами счетчика контрольных сумм и блока сравнения, выход которого соединен-со входом блока управления, выходы блока памяти микропрограмм. соединены с соответствующими входами арифметихо-логического блока и

11 66 канне мест неисправностей произволь-, ных типов логических узлов, в том числе и последовательностных схем с произвольным числом ярусов и неисправностями типа постоянный ноль и постоянная единица, объединения произвольных цепей. формула изобретения блока оперативной памяти, соответствующие выходы и входы канала первогб уровня соединены со входами и выходами блока внешней памяти, а соответствующие выходы и входы канала второго уровня подключены ко входам и выходам блока ввода-вывода, выходы запросов прерываний блока внешней памяти, блока ввода-вывода и блоков сопряжения соединены со входами блока прерываний, выход которого подключен ко входу блока управления, первые входы блоков выбора контрольных точек являются входами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения диагностики последовательностных и комбинационных схем, в устройство введены блок формирования эталонов, блок регистров переходов, блок задания модулей пересчета, блок задания реальных адресов, причем выходы блока формирования эталонов соединены с соответствующими входами блока регистров обмена и состояний, блока управления, блока сравнения, блока регистров переходов, выходы которого подключены ко входам блока управления, блока сравнения и блоха задания модулей пересчета, выходы блока задания модулей пересчета соединены с соответствующими входами блока сравнения и блока задания реальных адресов, выход которого подключен ко вторым входам блоков выбора кон-., трольных точек, соответствующие входы блока регистров обмена и состояний соединены со входами блока формирования эталонов, блока регистров переходов и блока задания реальных адресов, соответствующие выходы блока управления и блоков выбора контрольных точек соединены со входами, блока формирования эталонов, выхоП счетчика контрольных сумм подключен к соответствующему входу блока задания модулей пересчета.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 498619, кл. G 06 У 11/00, 1974.

2. Я ее1 "о сз Р 21, 1972 W.4.Айат

Ы(еiф оЕед nstrument set up test Мам са1а assembf es р.р. 104-109.

3. Авторское свидетельство СССР

Р 469971, кл. Я 06 У 11/00, 1973.

667969

Составитель В. Крылова

Ре акто И. бина Техред И. Келемеш Корректор С. Патрушева

Заказ 3469/44 Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва )i(-35 Ра сная наб. . 4 5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4