Программируемое постоянное запоминающее устройство

 

ОП ИСАЙ ИЕ()668006

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЙТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 13.09.76 (21) 2403694/18-24 (51) М.Кл.е б 11 С 17/00 с присоединением заявки №вЂ” (23) Приоритет—

Государственный квинтет

СССР оо делам изоорвтвний н открытий (53) УДК 681.325.,66 (088.8) Опубликовано 15.06.79. Бюллетень № 22

Дата опубликования описания 20.06.79 (72) Авторы изобретения

Ю. И. Щетинин, Л. М. Чахоян и О. А. Терзян (71) Заявитель (54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

20

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ различного назначения.

Современные микросхемы памяти (МП), используемые для построения полупроводниковых ЗУ, представляют собой БИС с высокой степенью интеграции, производство которых связано с большими технологическими трудностями, что приводит к появлению дефектных запоминающих ячеек и снижает процент выхода годных микросхем.

Эффективным путем повышения выхода годных МП является обеспечение необходимой ремонтопригодности изготавливаемых микросхем, т.е. такая их организация, которая позволяла бы устранить наиболее часто встречающиеся неисправности в МП в ходе изготовления.

Известны программируемые постоянные запоминающие устройства, которые содержат накопитель, адресные и числовые формирователи, различные дешифраторы (1).

Наиболее близким к данному изобретению является устройство, содержащее адресный формирователь, выходы которого подключены к соответствующим входам дешифратора числа, а выходы дешифратора числа подключены соответственно ко входам числовых формирователей, выходы которых подключены к соответствующим входам накопителя, выходы накопителя соединены со входами разрядного дешифратора, выходы которого подключены к соответствующим входам усилителей считывания (2).

Недостатком известных устройств является невозможность устра нения неисп ра вностей МП в ходе изготовления, т.е. низкая надежность устройства.

Целью изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что предлагаемое устройство содержит коммутатор и дополнительные числовые формирователи, входы которых подкгпочены к соответствующим выходам дешифратора числа, а выходы — ко входам коммутатора, выходы коммутатора подключены ко входам разрядного дешифратора.

На чертеже приведена блок-схема предлагаемого программируемого запоминающего устройства.

668006

Формула изобретения

rz

ЦН Й И ПЙ Заказ 3476/46 Тираж 680 Подписное

Филиал ПП П «Патент», г. Ужгород, ул. Проектная, 4

3, Устройство содержит адресньш формирователь 1, дешифратор числа 2, числовые формирователи 3, числовые шины 4, накопитель 5, разрядные шины 6, разрядный де шифратор 7, усилители считывания 8, дополнительные числбвые формирователи 9, коммутатор 10, адресные шины 11, выходные шины 12.

Работа устройства в случае, когда все элементы накопителя 5 и числовые формирователи 3 исправны, происходит как обычно: код адреса поступает на адресные шины

11 и адресный формирователь 1, с выхода которого адрес поступает на вход разрядного дешифратора 7 и входы дешифратора числа 2. Дешифратор числа 2 возбуждает соответствующий числовой формирователь 3 и выбирает одну из числовь1х шин 4 накойителя 5. При этом на разрядные шины 6 выдается хранящаяся по данному адресу информация из накопителя 5, которая поступает на разрядный дешифратор 7, а затем на входы усилителей считывания 8, с выходов которых информация, считанная из накопителя 5, поступает на выходные шины

12.

Если при контроле обнаружены отказы некоторого числа элементов памяти накопителя 5, обрыв одной из числовых шин или отказ одного из числовых формирователей

3, необходимо выполнить следующую последовательность операций по восстановлению работоспособности ПЗУ. На адресные шины 11 подается необходимый код адреса, а на вход 13 коммутатора 10 — уровень напряжения. При этом в коммутаторе 10, представляющем собой набор плавких перемычек и элементов развязки между ними, " пережигаются плавкие перемычки, соединенные с вь ходами всех дополнительных числовых формирователей 9, кроме одного, соответствующего или отказавшему числовому. формирователю 3, или имеющей обрыв числовой шине, или отказавшему элементу памяти. Затем, подачей сигналов на входы коммутатора 10 и выходные шины 12, в коммутаторе 10 пережигается некоторое число плавких перемычек, соединенных со входами разрядного дешифратора 7, причем пе— ремычки пережигаются таким образом, чтобы выходная информация ПЗУ соответствовала требуемой.Обращение к ПЗУ после описанных операций происходит так же, как и к полностью исправному, время выборки и потребляемая мощность предлагаемого ПЗУ по сравпе10 нию с прототипом не ухудшаются.

Технико-экономический эффект предлагаемого ПЗУ заключается в том, что в нем возможно устранить наиболее часто встречающиеся неисправности в миКросхемах памяти в ходе их изгбтовления.

Программируемое постоянное запоминающее устройство, содержащее адресный форzo мирователь, выходы которого подключены. к соответствующим входам дешифратора числа, а выходы дешифратора числа подключены соответственно ко входам числовых формирователей, выходы которых подключены к соответствующим входам накопителя, выходы накопителя соединены со входами разрядного дешифратора, выходы которого подключены к соответствующим входам усилителей считывания, отличающееся тем, что, с целью повышения надежности устройства, в него введены коммутатор и дополнительные числовые формирователи, входы которых подключены к соответствующим выходам дешифратора числа, а выходы — ко входам коммутатора, выходы коммутатора подключены ко входам разрядного дешифра33 тора

Источники информации, принятые во внимание при экспертизе

1. «MODEL 1802 P-ROM WRITER» MlNATO ELECTRONICS INC, 1974.

2. Патент США № 3721964.,кл. 340-173.