Многоканальный генератор импульсов

 

МНОГОКАНАЛЬНЫЙ ГЕНЕРАТОР ИМПУЛЬСОВ! содержащий формирователь и генератор импульсов, входы которых подключень! к сигнальной входной шине, и п каналов, каждый из m которых содержит датчик кода длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной и канализирующий триггеры, первую, вторую и третью линии задержки, первый, второй, третий,четвертый и пятый логические элементы И^ первый, второй, тертий, четвертый и пятьй логические элементы ИЛИ, а каждый из n-m каналов содержит другие датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы .за->&,•' держки, линию задержки, первьй, второй и третий логические элементы И, первьй и второй логические элементы ИЛИ, причем в каждом из п каналов выход триггера синхронизации соединен с одним входом первого логического элемента И, отличающийся тем, что, с целью расщирения функциональных возможностей, в каждый из m каналов генератора введены преобразователь кода и блок перезаписи' кодов, J первая группа входов которого соеди-' • нена с выходами старших разрядов дат-^ члка кода задержки импульсов и 'черезпервьй и второй логические элементы ИЛИ - с входом управления триггера синхронизации и через последовательно соединенные первый логический элемент И, третий логический элемент ИЛИ, первую линию задержки, второй логический элемент И - с тактовым входом счетчика, входом третьего логического элемента И и через четвертьй логический элемент И - с R-BXO- дом триггера выходного и через чет-г вертый логический элемент ИЛИ - с тактовым входом триггера канализирующего с входом синхронизации блока перезаписи кодов, вторая группа входов которого через преобразователь кода соединена с выходами стар-^- ших разрядов датчика кода длительности импульсов и через пятьй лoгиt ческий элемент.ГРШИ - с вторым входом второго логического элемента ИЛИ, входом управления триггера канали- . зирующего и через логический элемент И-НЕ --С вторым входом четвертого логического элемента И, а выходы блока перезаписи кодов соедиенны с установочными входами счетчика, выходы которого через пятьй логический эле-, мент И соединены с входом управления счетчика, третьим входом четвертого логического элемента И и через второй вход третьего логического элемента И - с первым R входом триггера синхронизации, вюрым входом четвертого логического элемента ИЛИ и через вторую линию задержки - с первым S входом триггера выходного, второй S вход которого соединен с третьим входом четвертого логического элемента ИЛИ. и входной шиной "Запись", инверсньш выход триггера канализирующего соеди-с!бсл05^^ ^

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111 (su 4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П(НТ СССР

Н АВТОРСНРМУ СВИДЕТЕЛЬСТВУ (21) 2478799/18-21 (22) 28.04.77 (46) 15.07.89. Бюл. У 26 (72) А.А. Костенков и А.Н. Очеретяный (53) 621.373(088.8) (56) Авторское свидетельство СССР

9 463230, кл, Н 03 К 5/153, 1972.

Авторское свидетельство СССР

Р 516183, кл. Н 03 К 3/82, 1975. (54)(57) ИНОГОКАНАЛЬНЫИ ГЕНЕРАТОР ИМПУЛЬСОВ содержащий формирователь и генератор импульсов, входы которых подключены к сигнальной входной шине, и и каналов, каждый иэ m которых содержит датчик кода длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной и канализирующий триггеры, первую, вторую и третью линии задержки, первый, второй, третий, четвертый и пятый логические элементы И; первый, второй, тертий, четвертый и пятый логические элементы ИЛИ, а каждый из и-m каналов содержит другие датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы за;. .„: держки, линию задержки, первый, второй и третий логические элементы И, первый и второй логические элементы

ИЛИ, причем в каждом из и каналов выход триггера синхронизации соединен с одним входом первого логического элемента И, отличающийся тем, что, с целью расширения функциональных возможностей, в каждый из m каналов генератора введены преобразователь кода и блок перезаписи кодов, первая группа входов которого соеди- нена с выходами старших разрядов датчика кода задержки импульсов и через первый и второй логические элементы

ИЛИ вЂ” с входом управления триггера синхронизации и через последовательно соединенные первый логический элемент И, третий логический элемент

ИЛИ, первую линию задержки, второй логический элемент И вЂ” с тактовым входом счетчика, входом третьего логического элемента И и через четвертый логический элемент И вЂ” с R-входом триггера выходного и через чет-. вертый логический элемент ИЛИ вЂ” с тактовым входом триггера канализирующего с входом синхронизации блока перезаписи кодов, вторая группа входов которого через преобразователь кода соединена с выходами стар.» ших разрядов датчика кода длительности импульсов и через пятый логи ческий элемент..ИЛИ вЂ” с вторым входом второго логического элемента ИЛИ, входом управления триггера канали- . зирующего и через логический элемент

И-НЕ --с вторым входом четвертого логического элемента И, а выходы блока перезаписи кодов соедиенны с установочными входами счетчика, выходы которого через пятый логический элемент И соединены с входом управления счетчика, третьим входом четвертого логического элемента И и через второй вход третьего логического элемента

И вЂ” с первым К входом триггера синхронизации, вторым входом четвертого логического элемента ИЛИ и через вторую линию задержки - с первым Я входом триггера выходного, второй S вход которого соединен с третьим входом четвертого логического элемента ИЛИ. и входной шиной Запись", инверсный выход триггера каналнзирующего соеди3 670067 нен с третьим входом третьего логическово элемента И, вторым входом логического элемента И-НЕ и входом разрешения перезаписи кода задержки

5 импульсов блока перезаписи кодов, вход разрешения перезаписи кода длительности импульсов которого соединен с прямым выходом триггера канализирующего, R вход которого соединен с

S вхолом счетчика, входной шиной .выброс и вторым входом триггера синхронизации1S вход которого соединен через третью линию задержки с вторым входом третьего логического элемента ИЛИ, а выход триггера синхрониза. ции соединен с вторым входом второго логического элемента И, входы управления первой и третьей линии задержки соответственно соединены с выхо- gp дами младших разрядов и выходами старших разрядов в группе младших разрядов датчика кода задержки им- .: пульсов, входы управления второй линии задрежки соединены с выходами 25 младших разрядов датчика кода длительности импульсов, а в каждом из

n-m каналов выходы старших разрядов датчика кода задержки импульсов соединены с установочными входами счет- 3р чика и через последовательно соеди- . ненные первый логический элемент ИЛИ, 4 первый логический элемент И, второй логический элемент ИЛИ вЂ” с тактовым входом счетчика и через второй логический элемент И вЂ” с первым входом синхронизации счетчика, первым R входом триггера синхронизации и через линию задержки — с R входом триггера выходного, первый S вход которого через первую схему задержки соединен с его выходом, а второй $ вход — с входной шиной "Сброс" и вторым R входом триггера синхронизации, S вход которого через вторую схему задержки соединен с вторым входом второго логического элемента ИЛИ,- выходы счетчика через третий логический элемент

И соединен с вторым входом второго логического элемента И и входом управления счетчика, второй вход синхронизации которого соединен с входной шиной "Запись", входы управления линии задержки соединены с выходами младших разрядов датчика кода задержки, при этом выход фазируемого генератора импульсов соединен с третьим входом каждого первого логического элемента И, а выход формирователя соединен с вторым входом третьего и второго логических элементов ИЛИ соответственно в m и и-m каналах.

Изобретение относится к импульсной технике,и может быть использовано в вычислительной и контрольно-из- . 4P мерительной технике, в частности, в системах функционального контроля больших интегральных схем (БИС).

Известен многоканальный генератор импульсов, содержащий тРиггеРы, 45 линии задержки, элементы И и ИЛИ.

Недостатком такого устройства является малая точность задания временных параметров выходных импульсов.

Из известных устройств наиболее близким по технической сущности является многоканальный генератор импуль-. сов, содержащий формирователь и генератор импульсов, и и-каналов каждый

Ha m KoToPbIx c0g&PKHT PaTMHK Ko+a 55 длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, .выходной и канализирующий триггеры, первую, вторую и

I третью линии задержки, первый, второй, третий четвертый и пятый логические элементы И, первый, второй, третий четвертый и пятый логические элементы ИЛИ, а каждый из n-m каналов содержит другие датчик кода. задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы задержки, линию задержки, первый, второй и третий логические элементы И, первый и второй логические элементы ИЛИ, причем в каждом из и каналов выход триггера синхронизации соединен с одним входом первого логического элемента И.

В известном генераторе задержка и длительность выходных импульсов с каналов задается с дискретностью равной периоду опорной частоты, при этом задержка в каналах отсчитывается относительно тактового импульса, выделенного из опорной частоты.

5 67

Это является нецостатком известного устройства, так как для обеспечения дискретности в наносекундном диапазоне необходима высокая опорная частота — из-за чего возникают повышенные требования к быстродействию элементов устройства. А если при этом требуется и большой диапазон выходных величин задержки и длительности импульсов (сотни наносекунд, единицы микросекунд), то возрастает разрядность счетчиков и схем сравнения, Все это приводит к усложнению устройства.

Например, для обеспечения величины дискрета в 1 нс в диапазоне до 1 мкс, требуется опорная частота в 1 ГГц и

10-ти разрядные счетчики и схемы сравнения.

Кроме того, все каналы имеют одинаковое выполнение, что приводит к элементной избыточности в каналах, используемых только для формирования задержки импульсов при фиксированной их длительности. Это уменьшает надежность этих каналов и увеличивает их стоимость.

Указанные недостатки ограничивают функциональные возможности известного генератора.

Цель изобретения — расширение функциональных возможностей устройства.

Цель достигается тем, что в многоканальном генераторе импульсов, содержащем формирователь и генератор импульсов, входы которых подключены к сигнальной входной шине, и и каналов, каждый из m которых содержит датчик кода длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной и канализирующий триггеры, первую, вторую и, третью линии задержки, первый, второй, третий, четвертый и пятый логические элементы И, первый, второй, третий, четвертый и пятый логические элементы ИЛИ, а каждый из n-m каналов содержит другие датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы задержки, линию задержки, первый, второй и третий логические элементы И, первый и второй логические элементы ИЛИ, причем в каждом из и каналов выход триггера синхронизации соединен с одним входом первого логи0067 е

ЭО вертого логического элемента И, а выходы блока перезаписи кодов соединены с установочными входами счетчика, выходы которого через пятый логический элемент И соединены с входом

35 управления счетчика, третьи входом четвертого логического элемента И и через второй вход третьего логического элемента И вЂ” с первым R входом триггера синхронизации, вторым входам четвертого логического элемента

ИЛИ и через вторую линию задержки— с первым S входом триггера выходного, второй S вход которого соединен с

45 третьим входом четвертого логического элемента ИЛИ и входной шиной "Запись", инверсный выход триггера каналиэирующего соединен с третьим входом третьего логического элемен50 та И, вторым входом логического элемента И-НЕ и,входом разрешения перезаписи кода задержки импульсов блока перезаписи кодов, вход разрешения перезаписи кода длительности импульсов которого соединен с прямым выходом триггера канализирующего, R вход которого соединен с $ входом счетчика, входной шиной "Сброс" и вторым К входом триггера синхронизации, S вход

25 ческого элемента И, в каждый из m каналов введены преобразователь кода и блок перезаписи кодов, первая группа входов которого соединена с выходами старших разрядов датчика кода задержки импульсов и через первый и второй логические элементы ИЛИ вЂ” входом управления триггера синхронизации и через последовательно соединенные первый логический элемент И, третий логический элемент ИЛИ, первую линию задержки, второй логический элемент И вЂ” с тактовым входом счетчика, входом третьего логического элемента И и через четвертый логический элемент И с R входом выходного триггера и через четвертый логический элемент ИЛИ вЂ” с тактовым входом триггера канализирующего и входом синхронизации блока перезаписи кодов, вторая группа входов которого через преобразователь кода соединена с выходами старших разрядов датчика кода длительности импульсов и через пятый логический элемент ИЛИ вЂ” с вторым входом второго логического элемента ИЛИ, входом управления триггера канализирующего и через логический элемент И-НŠ— с вторым входом чет670067 которого соединен через третью линию

Ъ задержки с вторым входом третьего логического элемента ИЛИ, а выход триггера синхронизации соединен с вторым входом второго логического элемента И, входы управления первой и третьей линий задержки соответственно соединены с выходами младших разрядов и выходами старших разрядов в группе младших разрядов датчика кода задержки импульсов, входы управления второй линии задержки .соединены с вы-. ходами младших разрядов датчика кода длительности импульсов, а в каждом из n-m каналов выходы старших разрядов датчика кода задержки импульсов соединены с установочными входами счетчика и через последовательно соединенные первый логический элемент ИЛИ, первый логический элемент

И, второй логический, элемент ИЛИ—, с тактовым входом счетчика и через второй логический элемент И-. — с первым входом синхронизации счетчика, .первым R входом триггера синхронизации и через линию задержки — с R входом триггера выходного, первый S вход которого через первую схему задержки. соединен с его выходом,а второй S

f вход — с входной шиной "Сброс" и вторым R входом триггера синхронизации, S вход которого череа вторую схему задержки соединен с вторым входом

I второго логического элемента ИЛИ, выходы счетчика через третий логический элемент И соединен с вторым входом второго,.логического элемента И и . входом управления счетчика, второй вход синхронизации которого соединен с входной шиной "Запись", входы управления линии задержки соединены с выходами младших. разрядов датчика кода задержки, при этом выход фазируемого генератора импульсов, сое-. динен с третьим входом каждого первого логического элемента И,.а выход формирователя соединен с вторым входом третьего и второго логических элементов HJIH соответственно. в m и и-m каналах.

Общее количество каналов и не менее двух, а количество каналов ш из них — произвольное от 0 до и, На фиг,1 дана структурная электрическая схема многоканального гене55 ратора импульсов; на фиг. 2 — временные диаграммы, поясняющие работу его в одном из режимов, Устройство содержит и каналов, из которых m .каналов 1 формирования задержки и длительностй импульсов и п-ш каналов 2 формирования задержки импульсов с фиксированной длительностью.

Каждый из ш каналов 1 содержит блок перезаписи кодов 3, первая группа входов которого соединена с выходами старших разрядов датчика 4 кода задержки импульсов и через первый и второй логические элементы ИЛИ 5 и

6 — с входом управления триггера 7 синхронизапии и через первый логический элемент И 8, третий логический элемент ИЛИ 9, первую линию 10 задержки, второй логический элемент И ll — с тактовым входом счетчика 12,.входом третьего логического элемента И 13 и через четвертый логический элемента И 14 — с входом триггера 15 выходного и через четвертый логический элемента ИЛИ 16 — с тактовым входом триггера 17 канализирующего и входом Синхронизации блока перезаписи кодов 3, вторая. группа входов которого через преобразователь 18 кода соединена с выходами старших разрядов датчика 19 кода длительности импульсов и через пятый логический элемент ИЛИ 20 — с вторым входом второго логического элемента

ИЛИ 6, входом управления триггера 17 канализирующего и через логический элемент И-HE 21 — с вторым входом четвертого логического элемента И 14, а выходы блока перезаписи кодов 3 через установочные входы счетчика 12, его выходы, пятый логический элемент И 22 соединены с входом управления счетчика 12, третьим входом четвертого логического элемента И 14 и через второй вход третьего логического элемента И 13 — с первым

R входом триггера синхронизации 7, вторым входом четвертого логического элемента ИЛИ 16, и через вторую линию задержки 23 — с первым S входом триггера выходного 15, второй 8 вход которого соединеч с третьим входом четвертого логического элемента

ИЛИ 16 и входной шиной "Запись". Инверсный выход триггера 17 канализирующего соединен с третьим входом третьего логического элемента И 13, вторым входом логического элемента

И-НЕ 21,и входом разрешения перезаписи кода задержки импульсов блока

670067 перезаписи кодов 3, вход разрешения перезаписи кода длительности импульсов которого соединен с прямым выходом триггера 17 канализирующего, R вход которого соединен с S входом счетчика 12, входной шиной "Сброс" и вторым R входом триггера 7 синхронизации, S вход которого соединен через третью линию задержки 24 с вторым входом третьего логического элемента ИЛИ 9 ° а выход триггера 7 синхронизации соединен с вторым входом второго логического элемента И ll H первым входом первого логического элемента И 8, входы управления первой

10 и третьей 24 линии задержки соогветственно соединены с выходами младших разрядов (1...Ê) и выходами старших разрядов в группе младших разрядов (1...К) датчика 4 кода задержки импульсов, входы управления ..второй линии задержки 23 соединены с выходами младших разрядов (1...K) датчика 19 кода длительности импуль- 25 . сов..

В каждом из и-ш каналов 2 выходы старших разрядов датчика 25 кода задержки импульсов соединены с установочными входами счетчика 26 и через первый логический элемент ИЛИ 27,. первый логический элемент И 28, второй логический элемент ИЛИ 29 — с тактовым входом счетчика 26 и через второй логический элеменг И 30 — с первым входом синхронизации счетчи35 ка 26, первым К входом триггера 31 синхронизации и через линию 32 задержки — с R входом триггера выходного 33, первый S вход которого через первую схему 34 задержки соединен с его выходом, а второй S вход — с входной шиной "Сброс" и вторым R входом триггера 31 синхронизации, S вход которого через вторую схему 35 за- 45 держки соединен с вторым входом второго логического элемента ИЛИ 29, а выход " с вторым входом первого логического элемента И 28. Выход счетчика 26 через третий логический элемент И 36 соединен с вторым входом

50 второго логического элемента И 30 и входом управления счетчика 26, второй вход синхронизации которого соединен с входом "Запись" устройства, Входы управления линии 32 задержки соединены с выходами младших разрядов датчика 25 кода задержки импульсов, Кроме того, на входе устройства предусмотрены общие для и каналов фазируемый генератор 37 импульсов, выходы которого соединены с третьим входом каждого первого логического элемента И 8 и 28 соответственно каналам m 1 и и-m 2 и формирователь 38 импульсов, выход которого соединен с вторым входом третьего и второго логических элементов ИЛИ 9, 29 соответственно m 1 и и-тв 2 каналам, Число каналов ш и и определяется условиями применения и принимает целочисленные значения не менее двух для п каналов 2 и от О до и для m каналов 1, Работа генератора импульсов многоканального основана на формировании в каналах 1 и 2 при поступлении на вход устройства запускающего импульса,выходного сигнала с задержкой относительно входного величиной, за-. данной соответственно каналам 1 и 2 в. датчиках 4 и 25 кода задержки и длительностью, заданной в датчиках 19 кода длительности (для каналов 1) и фиксированной, определяемой схемой

34 задержки (для каналов 2).

Формирование производится путем подсчета счетчиками 12 и 26 числа импульсов, заданного в старших разрядах датчиков 4 и 25.кода задержки, с фазируемого генератора 37 импульсов, работающего в режиме непрерывной генерации с привязкой фазы выходного сигнала к входному импульсу запуска, задержанных соответственно на линиях 10 и 32 задержки, управляемых с младших разрядов указанных датчиков, с выдачей сигнала по концу счета и формирования фронта выходного импульса по этому сигналу. Последующее формирование среза выходного импульса приходится через время, определяемое: — числом импульсов .той же последовательности что и при формировании задержки, отсчитанным от момента вы-. дачи сигнала для формирования фронта, заданным в старших разрядах датчиков

19 кода длительности, подсчитанным счетчиком 12 с выдачей сигнала по концу счета и задержкой этого сигнала в линии 23 задержки, управляемой с младших разрядов датчика )9 кода длительности (для m каналов l); схемой задержки 34 (для и-т каналов 2).

670067!

ЗО

Значения задержки каждого из управляемых звеньев-линий 10,23,32 задержки, а также период следования импульсов фазируемого генератора 37 импульсов выбираются в соответствии с весовыми коэффициентами кода задаваемого,с датчиков 4, 19 и 25 кода, при этом величина периода равна весовому коэффициенту разряда, следующему за старшим из разрядов, управляющим линиям 10,23 и 32 задержки, На- .. пример, при.двоичном коде с датчиков

4,!9 и 25 кода, минимальном дискрете выходных сигналов равном нс, ли- !5 ниях 10, 23 и 32 задержки с пятью управляемыми звеньями — задержки в каждом звене выбираются в соответствии с номером звена (разрядом управляю-: щего кода) — 1 нс, 2 нс, 4 нс, 8 нс, 16 нс, а период следования импульсов с фазируемого генератора 37 импуль, сов — равным 32 нс,. тогда вес следующих разрядов составит 64 нс, 128 нс и т.д. 25

В зависимости от величины кода в датчиках 4 и 19 кода m каналов 1 возможны следующие режимы работы в этих каналах: режим 1 t hT t4 Tã режим 2 с, Т„с4-Тг режим 3 t> T С4аТ„ рсжим 4 t (T„с «Т,.

В зависимости от величины кода в датчике 25 кода n-m каналов 2 возможны следующие режимы работы в этих каналах: режим 1 t .T режим 2 t. (Т где Т вЂ” — период следования импульсов с фазируемого генератора 37 импульсов; . t; t — величины задержки и дли3t Ф тельности импульсов, обеспечиваемые на выходе каналов.

Режимы работы каналов 1 и.2 независимы, т.е, в любом канале может быть задан любой из возможных для данного канала режим работы, Устройство приводится в состояние готовности к работе путем подачи предшествующих первому входному за- . пускающему импульсу сигналов "Сброс" и "Запись". По сигналам "Сброс" производится установка в начальное состояние триггеров 15 и 33 выходных триггеров / и 31 синхронизации счетчиков 12 и 26, триггера канализирующего 17. По сигналу "Запись" — запись кода задержки импульсов с датчиков

4 и 25 кода соответственно в счетчики 12 и 26 и переброс триггера 17 канализирующего в состояние разрешения записи кода длительности импульсов с датчика 19 кода длительности через блок перезаписи кодов 3 и счет- .. чик 12, По приходу входного запускающего импульса в фаэируемом генераторе 37 импульсов производится привязка фазы

его выходного импульса к фазе запускающего импульса, причем первый импульс появится со сдвигом равным периоду колебаний генератора 37. С выхода формирователя 38 появится одиночный импульс, по фазе совпадающий с запускающим импульсом и длительностью равной длительности импульсов генератора 37, Временной сдвиг между импульсом генератора 37 и импульсом с формирователя 38 равен. периоду колебаний генератора 37.

Рассмотрим работу ш каналов 1 в режимах 1,2,3,4.

Режим 1. Импульс с формирователя 38 через линию 24 задержки взводит триггер 7 синхронизации, поэтому на первый и второй логические элементы И 8 и 11 поступит сигнал разрешения "Логическая 1", Кроме того, импульс с формирователя 38 поступает на третий логический элемент ИЛИ 9, на котором производится логическое сложение указанного импульса и выходных импульсов генератора 37, В результате на вход линии 10 задержки поступает последовательность импульсов, по фазе совпадающая с входным запускающим импульсом, с периодом равным Т, которая задерживается на этой линии на величину пропорциональную управляющему коду, задаваемому на нее с выходов "!. ° .К" датчика 4 кода задержки. С выхода линии 10 заI держки, через второй логический элемент И 11, сигнал поступает на тактовый вход счетчика 12 и третий и четвертый логические элементы И 13 и

l4 прохождение сигнала через которые запрещено уровнем "Логический 0", поступающего с пятого логического элемента И 22, так как код задержки, записанный в.счетчик 12 со старших разрядов датчика 4 кода задержки, отличен от нуля из-за того,что t Т, 13

670067!

В счетчике 12 записывается обратный код.

На третий и второй логические элементы И 13, 14 приходят соответственно уровни "Логической 0" и "Логическая 1" с инверсного выхода триггера 17 канализирующего и логического элемента И-1!Е 21. Счетчик 12 считывает выходные импульсы со второго логического элемента И 11 и по номеру им. пульса на единицу меньшему, чем число заданного с датчика 4 кода задержки на его выходах устанавливается код 11,. ° 1,)Благодаря этому с выхода пятого логического элемента И 22 поступает уровень "Логическая !", который подается на вход управления 12 счетчика, запрещая дальнейший счет.

Этот же уровень разрешает прохождение сигнала через третий и четвертый логияеские элементы И 13, 14. Следующий импульс с выхода второго логического элемента И 11, через четвертый логический элемент И 14, поступив на R вход триггера, выходного 15, взведет его в состояние "Логичес- . кая 1" на инверсном выходе, Одновременно этот импульс через четвертый логический элемент ИЛИ 16 по фронту произведет перезапись кода длительности импульсов с датчика 19 кода длительности в счетчик 12 через блок перезаписи кода 3 и преобразователь

18 кода, а по срезу — перебросит триггер 17 канализирующий. В результьте разрешится перезапись кода задержки импульсов с датчика 4 кода задержки и поступит уровень "Логи-. ческая 1" на вход третьего логического элемента И 13 с выхода триггера канализирующего 17 и уровень "Логический 0" на вход четвертого логического элемента И-HE 21, что приводит к появлению уровня "Логический 0" на входе четвертого логического элемента И 14 ° Записанный в счетчик 12 код длительности импульсов, также как и ранее код задержки, отличен от нуля, в результате уровень "Логический 0" с выхода пятого логического элемента И 22 разрешает счет в счетчике 12 и запрещает прохождение импульсов через третий и четвертый логические элементы И 13, 14. Так же как и в .предыдущем случае, по появлении на выходах счетчика 12 кода

11...1 на выходе пятого логического элемента И 22 появится уровень "Логическая 1, запрещающий счет в счетчике !2 и разрешающий прохождение последующего импульса через третий

5 логический элемент И 13. Следующий импульс, проходя через третий логический элемент И 13 и линию 23 задержки, сбрасывает триггер IS выходной и тем самым обеспечивается срез выходного импульса.

Величина задержки задается с младших 1...К разрядов датчика 19 кода задержки, Кроме того, этот импульс с выхода третьего логического элемента И 13 сбросит триггер 7 синхронизации, в результате чего поступит уровень "Логический 0" на первый и второй логические элементы И 8, Il и запретится прохождение импульсов с генератора 37 на счетчик 12 и через четвертый логический элемент

ИЛИ 16 произведется по фронту импульса перезапись кода задержки в счетчик 12 с датчика 4 кода задержки им25 пульсов через блок 8 перезаписи кода, а по срезу — переброс триггера

17 канализирующего, разрешая перезапись кода длительности импульсов с датчика 19 кода длительности. На этом цикл формирования задержки и длительности выходного импульса с канала заканчивается и канал переходит в режим ожидания следующего запускающего импульса с формирователя 38.

С приходом следующего запускающего импульса цикл повторяется.

Как видно из принципа работы, сформированные величины задержки и

40 длительности входного импульса с канала будут пропорциональны величине кода с датчиков 4 и 19 кода. Складываются они из величины заданной в линии !О задержки и отсчитанного

45 -счетчиков 12 числа импульсов равного коду со старших разрядов датчика 4 кода задержки умноженного на Т„ (при формировании задержки) и отсчитанного счетчиком 12 числа импульсов рав50 ного коду со старших разрядов датчика 19 кода длительности умноженного на Т и величины задержки заданной .в линии 23 задержки. Длительность цикла равна сумме времени задержки и длительности выходного с канала импульса.

Преобразователь кода 18 понижает код длительности импульсов (в старших разрядах) на 1 для компенсации

670067,потери одного импульса при переходе с такта формирования задержки на такт формирования длительности выходного импульса, Запрет на первый и второй логи. ческие элементы И 8, ll с триггера 7 синхронизации поступает с некоторым запаздыванием относительно выходного импульса второго логического элемента И 11, Это запаздывание определяется задержкой на третьем логическом элементе И 13 и задержкой переключения триггера 7 синхронизации.

Если длительность импульса на входе второго логического элемента И ll больше этой задержки, то на его выходе формируется импульс по длительности равный этой задержки.

Если величина задержки, задаваемая в линии 10 задержки приближается к Т, то из-за задержки в упомянутой цейи на вход линии 10 задержки попадает часть импульса следующего за импульсом, соответствующим концу 25 цикла формирования задержки и длительности импульсов, Этот импульс является помехой и он отсекается на втором логическим элементе И ll, так как в этом случае задержка в линии

10 больше, чем в упомянутой цепи и поэтому запрет с триггера 7 синхронизации на логический элемент И 11 придет раньше, чем этот импульс помехи достигнет выхода линии 10 задержки. Если же длительность цикла формирования задержки и длительности выходного импульса канала приближается к периоду внешних запускающих устройство импульсов, то возможна 4 следующая систуация: импульс помехи еще находится в линии 10 задержки, на ее вход уже поступает через третий логический элемент ИЛИ 9 импульс запуска следующего цикла с формирова ° 45 теля 38 и, таким образом, в линии 10 задержки находятся два импульса— помеха и запускающий, Эта ситуация приведена на фиг,2. Заштрихованный импульс на выходе элементов 9, 10 и является помехой. Как видно из диаграммы помеха переходит в следующий цикл формирования задержки и длительности. Для исключения этой помехй введена линия 24 задержки, которая

55 управляется со старших разрядов 1. ° .К в группе младших разрядов 1...К датчика 4 кода задержки. Через нее производится включение триггера 7 синхранизации. Величина задержки в ней задается относительно грубо и отслеживает задержки в..старших разрядах линии 10 задержки. При указанной выше ситуации, разрешение на второй логический элемент И ll придет с не.которым небольшим опережением первого счетного импульса .следующего цикла, что исключает помеху от предыдущего импульса следующего цикла, Номер разряда 1,начиная с которого подается управляющий код на линию

24 задержки, определяется задержкой в цепи: третий логический элемент

И 13, триггер 7 синхронизации.

Все сказанное выше иллюстрируется временными диаграммами, приведенными на фиг.2, где показаны сигналы с выходов элементов устройства, работающего в режиме 1, причем индексы на фиг.2 соответствуют выходным напряжениям соответствующих элементов фиг,1.

Режим 2, В этом режиме в старших разрядах датчика 4 кода задержки заl писан код, равный нулю, поэтому этот код будучи записанным в счетчик 12, на выходе счетчика 12 установит код

11...1. Благодаря этому с выхода пятого логического элемента И 22, уровень "Логическая 1" будет подан на управляющий вход счетчика 12 и входы третьего и четвертого логических элементов И 13, 14, что приведет к запрету счета в счетчике 12 и разрешение прохождения сигнала через четвертый..логический элемент И 14, I

Входной сигнал, проходя через линию 10 задержки, второй и четвертый логические элементы И 11, 14 взводит триггер 15 выходной, а далее последовательность работы до конца первого цикла такая же, как и в режиме 1 при формировании длительности выходного импульса, Величина сформированной задержки будет определяться кодом с датчика 4 кода задержки в младших разрядах 1...К, управляющих линией

l0 задержки, а длительность выходного импульса — числом импульсов, отсчитанных счетчиком 12, пропорциональным коду со старших разрядов датчика .19 када длительности, умноженным на T . плюс задержкой в линии 23 задержки, управляемой с младших разрядов 1 ° ..К датчика 19 кода длительности, l7

670067

Режим 3. В этом режиме в старших разрядах датчика 19 кода длительности записан код равный нулю. В результате этого уровень "Логический 0

5 с выхода пятого логического элемента

ИЛИ 20 поступает на управляющий вход триггера канализирующего 17, фиксируя

его в положении разрешения перезаписи кода задержки с датчика 4 кода задержки (уровень "Логическая 1 на инверсном выходе триггера) и на логический элемент И-НЕ 21, с выхода которого уровень "Логическая 1" поступает на четвертый логический элемент И 14. В такте формирования задержки канал работает так же, как и в режи- . ме l. Далее этот же импульс, который формирует фронт выходного .импульса на триггере выходном 15, через третий логический элемент И 13, линию 23 за, держки сбрасывает триггер 15 выходной, формируя срез выходного импульса. 25

Величина сформированной задержки будет определяться задержкой в линии 10 задержки, управляемой с младших разрядов !...К датчика 4 кода задержки плюс числом импульсов, отсчи-, танных счетчиком 12, пропорциональным коду со старших разрядов датчика 4 кода задержки, умноженным на

ТГ, а длительность выходного импульса — задержкой в линии 23 задержки, управляемой с младших 1...К разрядов датчика 19 кода длительности.

Режим 4, В этом режиме в старших разрядах датчиков 4, 19 кода — код равен нулю, поэтому на выходе пер I вого, пятого и второго логических элементов И 5, 20 и 6 будет уровень

"Логический 0". Благодаря этому триггер 7 синхронизации фиксируется в положении уровень "Логическая 1" на его выходе и через первый логический элемент И 8 запретится прохождение импульсов с генератора 37. Остальные уровни установятся такими же, как в режиме. 3.

Импульс с выхода формирователя 38, 50 через третий логический элемент ИЛИ 9, линию 10 задержки, второй и четвертый логические элементы И 11, 14 взведет триггер 15 выходной и через третий логический элемент И 13, линию 23 задержки. сбросит его. В результате на выходе канала сформируется импульс с задержкой и длительностью, определяемой величиной задержки, заданной в линиях 10 и 23 задержки, управляемых с младших разрядов 1...Ê датчиков 4, 19 кодов, В счетчике !2 в каждом такте цикла формирования задержки и длительности выходного импульса подтверждается код равный 11...1 путем перезаписи его со старших разрядов датчика 4 кода задержки через блок перезаписи кодов 3.

Рассмотрим работу и-m каналов 2 в режимах 1 и 2.

Режим 1. В этом режиме импульс с формирователя 38 через схему 35 задержки взведет триггер 31 синхронизации, с выхода которого уровень "Логическая 1" поступит на первый логический элемент И 28 и разрешит про-. хождение импульсов с генератора 37 на второй логический элемент И 29, где произойдет логическое сложение сигналов с генератора 37 и формировате.— ля 38, которые поступают через этот элемент на тактовый вход счетчика 26, Так как код в старших разрядах датчика 25 кода задержки отличен от нуля, то код, записанный в счетчик 26 в инверсном виде, дает на его выходе код отличный, от 1)...1, поэтому на выходе третьего логического элемента ИЛИ 36 — уровень "Логический 0", который разрешает счет в счетчике 26 и запрещает прохождение импульсов через второй логический элемент И 30.

По мере счета импульсов счетчиком 26, по достижении на его выходе кода

11...1 с выхода третьего логического элемента И 36 уровень "Логическая 1" запретит счет в счетчике и разрешит прохождение импульсов через второй логический элемент И 30. Первый же следующий импульс, через второй логический элемент И 30 сбросит триггер

31 синхронизации, через линию 32 задержки взведет триггер 33 выходной, который сбросится в исходное состояние через время, определяемое схемой

34 задержки. Этот же импульс произведет перезапись кода со старших разрядов датчика 25 кода задержки в счетчик 26.

В результате на выходе канала сформируется импульс с задержкой по отношению к входному пропорциональному коду с датчика 25 и величиной равной числу импульсов, отсчитанных счетчиком 26, умноженному на Т плюс

670067

20.велич на задержки в линии 32 задержки, управляемой с младших 1...К разрядов датчика 25 кода задержки, а длительностью равной длительности

5 задержки в схеме 34 задержки, После сброса триггера 31 синхронизации цикла формирования выхоДного сигнала в канале заканчивается.

Режим 2. В этом режиме код в стар- 10 ших разрядах датчика 25 кода задержки равен нулю, В результате уровень

"Логический 0" с выхода первого логического элемента HJIH 27 поступает на первый логический элемент И 28 и запрещает прохождение через него импульсов с генератора 37. На выходах счетчика устанавливается код 11...1 и уровень "Логическая 1" с выхода третьего логического элемента И 36 запрещает счет в счетчике 26 и разре-. шает прохождение импульсов через второй логический элемент И 30. Импульс с выхода формирователя 38, через вто-j рой логический элемент И 30, линию 32 25 задержки, взводит триггер 33 выходбаем ной, который затем сбрасывает в исходное состояние через схему 34 задержки.

В результате сформируется выходной импульс с задержкой, равной величине задержки в линии 32. задержки7 и длительностью 1равной задержке в схеме 34 задержки.

Схема 35 задержки вносит запаздывание в запуск триггера 31 синхронизации на время переходных процессов в генераторе 37. Величина эадержKH (1, ° .Как видно нэ описания работы устройства минимальная величина дискретности в каналах "m" и "и-m" обеспечивается на линиях 10, 23 и 32 задержки, определяется только параметрами этих линий и может быть обеспечена от долей до десятков наносекунд. Частота фазируемого генератора 37 определяется, как было сказано ранее, старшим разрядом этих линий и весовыми коэффициентами управляющего: кода.

Сброс аппп

Ао оыЛ арлем

Л 5

4Ьг.1

Редактор Л. Письман Техред М.Дидык Корректор Т.Палий

Заказ 4899 Тираж 880 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям пр Г и ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

П оизводственно-издательский комбинат Патент, г. Ужгор д, у !! !!

У о л. Гагарина 101 ро з Э