Запоминающее устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик

<>680052 (61) Дополнительное к авт. саид-ву (22) Заявлено 1005.77 (21) 2483119/18-24 (51) М Кл.2

11 С 15/00 с присоединением заявки №

Государственный комнтет

СССР но делам нзобретеннй н открытнй (23) Приоритет— (53) УДН 628.327.6 (088.8) Опубликовано 15.08.79. Бюллетень ¹ 30

Дата опубликования описания 1808.79 (72) Авторы изобретения

В.И. Дворжанский, А.Д. Доля, В.В. Никифоров и Т. А. Шепелева (71) Заявитель (5 4 ) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области цифровой вычислительной техники и может быть использовано в ассоциативных запоминающих устройствах.

Одно из известных ассоциативных запоминающих устройств на основе обычных запоминающих элементов с адресной выборкой состоит из трех массивов: массива, хранящего инверсную адресную информацию, массива связи и основного массива. В этом устройсдве признак опроса, подаваемый на вход памятитиспользуется в качестве адреса для выборки из первого массива слова, определяющего адрес ячей-15 ки массива связи, в которую записан ,адрес ячейки основного запоминающе r0 устройства, содержащий слово с заданным признаком опроса (1) .

Недостатком известного устройства является его низкое быстродействие.

Наиболее близким техническим решением к данному изобретению является запоминающее устройство, .содержащее блок памяти адресов, входы которого соединены с выходами первого и второго адресных регистров и адресной шиной, а выход — с входом блока основной памяти, вход первого адресн or о р еги ст ра соеди н ен с выходом блока определения- свободной ячейки основной памяти, вход которого подключен к одним из выходов регистра занятости ячейки основной памяти, другие выходы и входы которого соединены соответственно с входами и выходами блока памяти признаков занятости ячеек основной памяти, информационные и выходные шины (2) .

Недостатком данного устройства является малое быстродействие, обусловленное тем, что в режиме поиска адреса свободной зоны последовательно опрашиваются в блоке памяти адресов все ячейки таблицы занятости зон блока памяти.

Целью данного изобретения является повышение быстродействия запоминающего устройства.

Поставленная цель достигается тем, что запоминающее устройство содержит блок определения свободных зон основной памяти, регистр занятости зон основной памяти и элемент

И, входы которого соединены с со ветствующими выходами регистра занятости ячеек основной памяти, а выходы подключены к входам регистра занятости зон основной памяти, выхо680052 ды которого соединены с входами блока определения свободных зон основной памяти, выходы которого подключены к входам второго адресного регистра и входам блока памяти признаков э ан ят ости яч еек основной памяти .

На чертеже представлена функциональная блок-схема запоминающего устройства.

Устройство содержит блок памяти адресов 1, первый адресный регистр

2, второй адресный регистр 3, блок основной памяти 4, блок 5 памяти признаков занятости ячеек основной памяти, блок 6 определения свободной ячейки основной памяти, блок 7 определения свободной зоны основной памяти, регистр 8 занятости ячеек основной памяти, регистр 9 занятости зон основной памяти, элемент И 10, адресные шины ll информационные

12 и выходные шины 13 °

Запоминающее устройство представляет собой запоминающее устройство

Ь косвенной адресацией. Адрес обращения к запоминающему устройству .соответствует ячейке в блоке памяти адресов 1, а информация хранится в блоке основной памяти 4 в ячейке, соответствующей адресу обращения к блоку 1, Блок основной памяти 4 условно разбит на эоны. Количество зон равно числу ячеек блока S памяти .признаков занятости. Зона блока основной памяти состоит иэ К ячеек, где К вЂ” разрядность ячейки блока 5.

Каждый разряд ячейки блока 5 харак-.еризует состояние соответствующей ячейки блока 4. Занятой ячейке соответствует единичный код.

Количество разрядов регистра занятости эон основной памяти 9 равно количеству ячеек блока 5 и соответственно количеству зон основной памяти. Каждый разряд регистра 9 показывает, имеются ли в соответствующих зонах блока основной памяти свободные ячейки, Свободной зоне основ- ной памяти соответствует нулевое состояние соответствующего разряда регистра 9.

Блок определения свободной ячейки основной памяти 6 формирует адрес свободной ячейки в зоне основной памяти, стоящей первой в зоне в порядке возрастания адресов.

Работа запоминающего устройства (ЗУ) происходит следующим образом.

Начальным сбросом устройство приводится в исходное состояние (сбрасываются все регистры и очищаются ячейки памяти) .

После начального сброса устройство переходит в режим поиска свобод- . ной ячейки блока основной памяти 4.

Блок 7 определения свободной зоны основной памяти анализирует состояние регистра 9 и формирует адрес свободной зоны, расположенной пер5

f0

55 бО б5 вой в порядке —:.озрастания адресов.

Код адреса зоны блока основной памяти 4 записывается на второй адресный регистр 3. По этому же адресу производится считывание содержимого ячейки иэ блока памяти 5. Состояние каждого разряда ячейки блока памяти 5 отражает состояние ячеек памяти соответствующей зоны блока основной памяти 4. Блок 6 определения свободной ячейки основной памяти анализирует содержимое регистра 8 занятости ячеек основной памяти, формирует адрес свободной ячейки, первой в порядке возрастания адресов и заносит его на первый адресный регистр 2. После этого производится перевод соответствующего разряда регистра 8 в состояние занято и элемент И 10 повторяет, имеются ли еще свободные ячейки в данной зоне основной памяти. Если все разряды находятся в состоянии занято, то переводится в состояние зона занята соответствующий разряд регистра 9. Если же элемент И 10 определит наличие свободных ячеек в данной зоне основной памяти, то содержимое регистра 9 не меняется. Далее следует перепись содержимого регистра 8 в блок памяти 5 в ту же ячейку, откуда оно было считано, по адресу, сформированному блоком определения свободной зоны основной памяти 7.

В результате получен адрес свободной ячейки блока основной памяти

4, состоящий из адреса зоны основной памяти, записанного во втором адресном регистре 3 и адреса ячейки памяти в данной зоне, записанного в первый адресный регистр 2.

При первом обращении внешнего устройства к ЗУ в режиме записи информации этому устройству предоставляется подготовленный адрес свободной ячейки блока основной памяти 4.

Этот адрес заносится в соответствующую ячейку блока памяти адреса 1 и по нему производится запись информации со входных информационных шин

12 в блок основной памяти 4.

При повторном обращении внешнего устройства к ЗУ из блока памяти адресов 1 выбирается соответствующий внешнему устройству адрес обращения к блоку основной памяти 4 и в зависимости от режима работы ЗУ, производится либо запись информации с входных информационных шин 12 в адресованную ячейку блока основной памяти 4, либо чтение информации из адресованной ячейки блока 4 на выходные информационные шины 13.

Таким образом, предложенное устройство позволяет добиться значительного сокращения времени поиска свободной ячейки основной памяти за счет того, что.одновременно ведется анализ наличия свободной зоны и

680052 ь ройства оно содержит блок определе1

1 ния свободных зон основной памяти, регистр занятости эон. основной памяти и элемент И, входы которого соединены с воответствующими выходами регистра занятости ячеек основной

5 памяти, а выходы — подключены к входам регистра занятости эон основной памяти, выходы которого соединены с входами блока определения свободных эон основной памяти, выходы ко10 торого подключены к входам второго адресного регистра и входам блока памяти признаков занятости ячеек основной памяти.

Источники информации, принятые во внимаиие нри экспеРтизе

1. Бауден К.Ф., Джонс Д.Д. Ассоциативная память на обычных запоминающих элементах Conference

computer system and technoIoge,1974, 1974

2. Авторское свидетльство СССР

Р 514287, кл. G 06 F 3/04, ; 06.07.1976.

1 местонахождения свободной ячейки (адреса свободной ячейки блока основной памяти) .

Формула изобретения

Запоминающее устройство, содержащее блок памяти адресов, входы которого соединены с выходами первого и второго адресных регистров, и адресной шиной, а выхоД вЂ” с входом блока основной памяти, вход пеРвого адресного регистра соединен с выходом блока определения свободной ячейки основной памяти, вход которого подключен к одному из выходов регистра занятости ячеек основной памяти, другие выходы и входы которого соединены соответственно с. входа 1 ми и выходами блока памяти признаков занятости ячеек основной памяти, информаци он ные и входные шины, о т личающееся тем,что,с целью повышения быстродействия уст-.

Тираж 681 Подписное

ЦНИИПИ Государственного ко.лнтета СССР по делам изобретений и о ткрытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Заказ 4802/48

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Составитель Л. Амусьева

Редактор Э. Губницкая Техред O.Àíäðåéêo Корректор Б Бут яга