Устройство для передачи и приема сигнала двухградационных изображений

 

8) (72) Л вторы изобретения

С. М. Злепко, С. А. Пилюк, С. Л. Шемякин и И. Т. Кадошук (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА

ДВУХГРАДАЦИОННЫХ ИЗОБРАЖЕНИЙ

Изобретение относится к связи и может использоваться для передачи телевизионных изображений по стандартным каналам связи.

Известно устройство для передачи и приема сигнала двухградационных изображений, содержащее на передающей стороне анализирующий блок, четыре канала связи, а на приемной стороне блок записи (11.

Однако известное устройство имеет низкую помехоустойчивость и требует широкой полосы пропускания.

Целью изобретения является увеличение помехоустойчивости и уменьшение полосы пропускания.

Для этого в устройство для передачи и приема сигнала двухградационных изображений, содержащее на передающей стороне анализирующий блок, четыре канала связи, а на приемной стороне блок записи, введены на передающей стороне шесть делителей частоты, инвертор, четыре согласующих блока, а на приемной стороне — четыре пороговых блока, четыре Pg — триггера, три элемента ИЛИ, два выходных триггера, шесть инверторов и двенадцать дифференцируюших блоков, при этом выход анализирующего

5 блока подключен к входу первого делителя частоты через инвертор и к входу второго делителя частоты непосредственно, выходы первого делителя частоты подклю чены к входу третьего делителя частоты и к

30 входу четвертого делителя частоты соответ ственно, выходы второго делителя частоты подключены к входу пятого делителя частоты и к входу шестого делителя частоты соответственно, выходы третьего, четвертого, пято

15 го и шестого делителей частоты подключены к входам первого, второго, третьего и четвертого каналов связи соответственно через со ответствующие согласующие блоки, а вью» ход каждого канала связи подключен ьа»

20 г к входу соответствующего порогового блока, при этом выход первого порогово о блока подключен через первый дифференцирующий блок к первому входу первого Rg680194 триггера и через последовательно соединенные первый инвертор и второй лифференцирующий блок — к первому входу второго R5 -триггера, выход второго порогового блока подключен через третий дифференцируюший блок к второму входу первого RS -триггера и через последовательно соединенные второй инвертор и четвертый дифференцирующий блок— к второму вхолу второго RS -триггера, выход третьего порогового блока подключен через пятый лифференцирующий блок к первому входу третьего R5 -триггере и через послеловательно соединенные третий инвертор и шестой дифференциру15 ющий блок — к первому входу четвертого

RS -триггера, выход четвертого порогового блока подключен через седьмой дифференцируюший блок к второму выходу третьего RB -триггера и через последова20 тельно соединенные четвертый инвертор и восьмой лифференпируюший блок — к второму вхолу четвертого RS -триггере, причем выходы первого и второго RS25 триггеров подключены к первому элементу ИЛИ, выход которого подключен через девятый лифференцирующий блок к первому входу первого вьгходного триггера и через последовательно соединенные пятый инвертор

Зо и десятый дифференцирующий блок — к перво« му входу второго выходного триьгера, выходы третьего и четвертого R5 -триггеров подключены к второму элементу

ИЛИ, выход которого подключен через одиннадцатый дифференцирующий блок к

35 второму входу первого выходного триггера и через последовательно соединенные шестой инвертор и двенадцатый лифференцируюший блок — к второму входу второ40 го выходного триггера, выходы же первого и второго выходных триггеров через третий элемент ИЛИ подключены к блоку записи.

На чертеже приведена структурная

45 электрическая схеме предложенного устройства.

Устройство для передачи и приема сигнала двухградеционных изображений содержит на передающей стороне енали50 зирующий блок 1, инвертор 2, шесть делителей частоты 3-8, согласующие блоки 9 и четыре канала связи 10-13, а на приемной стороне — четыре пороговых блока 14-17, шесть инверторов 18-23, 55 двенадцать дифференцируюших блоков 2435, четыре МБ -триггера 36-39., три элемента ИЛИ 40-42, две выходных триггера 43, 44 и блок записи 4,з.

Устройство работает следующим образом.

Двухградационный сигнал с выхода анализирующего блока 1 поступает а вход второго делителя частоты 4 непосредственно, е через инвертор 2 — на вход первого делителя частоты 3 . Последовательности импульсов с выходов первого делителя частоты 3 поступают на третий и четвертый делители частоты 5, 6, а с выходов второго делителя частоты

4 — не пятый и шестой делители частоты

7, 8. Нерез согласующие блоки 9, обеспечивающие необходимую коррекцию амплитудно-частотной характеристики каналов связи 10-13 и согласование, указанные последовательности импульсов с делителей частоты 5-8 соответственно поступают по каналам связи 10-13 на приемную сторону.

Не приемной стороне сигналы выдеЛяются соответствующими пороговыми блоками 14-17 и через первый, третий, пятый и седьмой дифференцирующие блоки

24, 26, 28, 30 подаются на первый и третий RS -триггеры 36, 38 непосредственно и через первый, второй, третий, четвертый инверторы 18-21 и второй, четвертый, шестой, восьмой дифференцирующие блоки 25, 27„29, 31 — на второй и четвертый Rg -триггеры 37, ЗЭ.

Последовательности импульсов с вьгходов первого и второго R5 -триггеров

36, 37 поступают на входы первого элемента ИЛИ 40, выходная последовательность импульсов которого соответствует последовательности импульсов на выходе .первого делителя частоты 3 на передающей стороне. Аналогичным образом выходные сигналы третьего и четвертого

R5 -триггеров 38, 39 подаются на входы второго элемента ИЛИ 41, выходной сигнал которого соответствует сигналу на выходе второго делителя частоты 4. Qaлее последовательности импульсов с выходов элементов ИЛИ 40, 41 с помощью девятого, десятого, одиннадцатого и двенадцатого дифференцирующих блоков 3235, пятого и шестого инверторов 22, 23 и выходных триггеров 43, 44 преобразовываются в последовательности, которые, поступая на входы третьего элемента

ИЛИ 42, образуют на его выходе последовательность импульсов, соответствующую исходному сигналу, которая поступает на вход блока записи 45.

Предложенное устройство позволяет повысить помехоустойчивость от корот680194 ких импульсных помех при одновременном сокрашении полосы частот и может быть реализовано на дискретных интегральных схемах.

Формула изобретения

10 но, выходы третьего, четвертого, пятого и шестого делителей частоты подключены к входам первого, второго, третьего и

/ четвертого каналов связи соответствено через соответствующие согласующие блоки, а выход каждого канала связи подключен к входу соответствующего порого- 40 вого блока, при этом выход первого «орогового блока подключен через первый дифференш руюший блок к первому вход,. первого RS -триггера и через последовательно соединенные первый инвертор и., 45 второй дифференцирующпй блок — к первоУстройство для передачи и приема сигнала двухградационных изображений, содержащ". на передающей стороне анализирующий блок, четыре канала связи, а на приемной стороне блок записи, о т л и ч а .о щ е е с я тем, что, с целью увеличения помехоустойчивости и

15 уменьшения полосы пропускания, в него введены а передающей стороне шесть делителей частоты, инвертор, четыре согласующих блока, а на приемной стороне— четыре пороговых блока, четыре RS -триг20 гера, три элемента ИЛИ, два выходных триггера, шесть инверторов и двенадцать дифференцируюших блоков, при этом выход анализирующего блока подключен к входу первого делителя частоты через инвертор и к входу второго делителя частоты непосредственно, выходы первого делителя частоты подключены к входу третьего делителя частоты и к входу четвертого делителя частоты соответственно, выходы второго делителя частоты подключены к входу пятого делителя частоты и к входу шестого делителя частоты соответствен6 му входу второго RS -òðèããåðà, выход второго порогового блока подключен через третий дифференцируюший блок к второму входу первого RS -òðèããåðà и череэ последовательно соединенные второй инвертор и четвертый дифференцируюший блок» к второму входу второго RS триггера, выход третьего порогового блока подклю чен через пятый дифференцируюший блок к первому входу третьего RS -триггера и через последовательно соединенные третий инвертор и шестой дифференцируюший блок — к первому входу четвертого

RS -триггера, выход четвертого порогового блока подключен через седьмой дифференцируюший блок к второму входу третьего RS -триггера и через последовательно соединенные четвертый инвертор и восьмой дифференцируюший блок - к второму входу четвертого R5-триггера, причем выходы первого и второго 3триггеров подключены к первому элементу

ИЛИ, выход которого подключен через девятый дифференцируюший блок к первому входу первого выходного триггера и через последовательно соединенные пятый инвертор и десятый дифференцируюший блок — к первому входу второго выходного триггера, выходы третьего и четвертого RS -триггеров подключены к второму элементу ИЛИ, выход которого подключен через одиннадцатый дифференцируюший блок к второму входу первого выходного триггера и через последовательно соединенные шестой инвертор и двенадцатый дифференцируюший блок — к второму входу второго ыходного триггера, выходы же первого и второго выходных триггеров через третий элемент ИЛИ подключены к блоку записи.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 447856, кл. Н 04 N 1/28, 1972.

С8О1О4

Составитель Е. Петрова

Редактор 11. Гельфман Техред И. Асталош Корректор T.-Czaonuoaa

Заказ 4813/55 Тираж 775 Подпис ное

ЦНИИПИ Государственного. комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ПГШ "Патент, г. Ужгород, ул. Проектная, 4.