Аналого-цифровой преобразователь
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ
{61) Дополнительное к авт. свид-ву (22) Заявлено 1908.74 (21) 20552 31/18-21 с присоединением заявки HP (23) Приоритет
Опубликовано 25.08.79 Бюллетень HP 31
Дата опубликования описания 288879
Сеюз Советскик
Социалистических.Республик
< 681553 (51)М. Кл.
Н 03 К 13/20
Государственный комитет
СССР но делам изобретений и открытий (53) УДК681. 325 (088. 8) (72) Автор изобретения
Е,И. Райзберг (71) Заявитель (54 ) АНАЛОГО-ЦИФРОВЫЙ ПРЕОБРАЭОВМ ЕЛЬ
Изобретение относится к области аналого-цифрового преобразования и может быть применено в системах автоматическогo управления и информаци— они о-и з мерит ель ных системах.
Известны устройства компенсационного преобразования постоянного„напряжения в код с интегрированием преобразуемого напряжения в течение определенного промежутка времени и интегрированием эталонного напряжен и я прот и вопол ожн ой пол ярн ости (1 ), В этих устройствах эталонное напряжение не связано каким-либо образом с реальным состоянием датчиков и дополнительные погрешности датчиков аналоговых параметров, а также уходы эталонных напряжений не компенсируются.
Наиболее близким к изобретению по технической сущности является аналого-цифровой преобразователь, содержащий информационный и опорный датчики переменного тока, выходами подключенные через аналоговые ключи к входу интегратора, формирователь импульсов начала интегрирования, синх-. ронизируемый напряжением питания датчиков, блок управления, выходы кото.рого соединены с входом счетчика,управляющими входами аналоговых ключей, ключа нулевого потенциала и ключа разряда емкости интегратора, а входы соединены с выходами формирователя импульсов начала интегрирования и комп аратора, вход которого подключен к выходу интегратора (2 J °
Этому устройству свойственна низкая точность преобразования из -з а дрейфа инт еграт ора .
Целью изобретения является повышение точности преобразования.
Достигается это тем, что в него введены два запоминающих устройства, входы которых соединены с выходом интегратора, а выходы через дополнительные аналоговые ключи подключены к входу интегратора, причем управляющие входы запоминающих устройств и дополнительных аналоговых ключей соединены с соответствующими выходами блока управления.
На чертеже приведена блок-схема устройства.
Преобразователь содержит формирователь импульсов 1 начала интегрирования входных сигналов, блок управления 2, трансфс.рматорные датчики
681553 перемещений 3-1, 3-2,... 3-и с информационными выходами (обмотками) 4-1, 4-2..., 4-и и опорнымч выходами (обмотками) 5-1,5-2,... 5-п, эапитываем е напряжением переменного тока U аналоговые ключи 6 информационных и опорных выходов датчиков, ключ 7 ну« левого потенциала, аналоговый интегратор 8, запоминающие устройства 9-1, 9-2, аналогокле ключи 10-1, 10-2 на выходах запоминающих устройств, ключ
11 разряда емкости интегратора, компаратор 12, кодирующий счетчик 13.
Устройство работает следующим образом. В некоторый момент времени в блоке управления 2 вырабатывается состояние интегрирование сигнала с информационного выхода т-го датчика . С момента прихода на блок 2 импульса начала интегрирования, вырабатываемого формирователем l,этот блок формирует команду на коммутацию соответствующего ключа 6, н результате чего информационный выход 1 -го датчика подключается к входу интегратораа 8, Процесс инт егрировани я сигн а" ла с информационного выхода происходит н течение времени Т, Затем данный ключ входного сигнала размыкается, замыкается ключ 7 нулевого потенциала. Выходное напряжение интегратора 8 по сигналу блока 2 запоминается в устройстве памяти 9-1 ° После этого замыкается ключ ll и интегратор 8 обнуляется.
Далее следует ан алогичный процесс инт егриронани я сигнала с опорного выхода того же датчика с запоминанием интеграла этого сигнала в устройстве памяти 9-2 и последующим обнулением интегратора.
После этого блок 2 вырабатывает сигнал, замыкающий ключ 10-1 на интервал времени т., в течение которого интегрируется напряжение, хранящееся в устройстве памяти 9-1. По окончании этого интервала времени ключ 10-1 размыкается, а замыкается ключ 10-2 и сдн овременно з апускается кодирующий счетчик 13. Начинается процесс разряда интегратора напряжением, хранящимся н устройстве памяти 9-2, так как напряжения, хранящиеся в запоминающих устройствах 9-1 и 9-2, — противоположной пол ярн ости, что обеспечивается соответствующим выбором моментов начала интегрирования сигналов измерительного и опорного выходов 1 -го датчика, Через интернал времени х интегратор разряжается, компаратор 12 изменяет свое состояние и по его сигналу блок
2 прекращает формирование кода н счетчике 13.
Формиронатель импульсов 1 формирует сигналы начала интегрирования таким образом, чтобы за время Т знак ,интегрируемого напряжения не менялся и его интервал был максимальным,.
Это обеспечивается тем, что номи,нальный сдвиг фаз между выходными (информационными и опорными) напряжениями и напряжением питания,возбуждения) трансформаторных датчиков известен и учтен в схеме, Работа преобраэонателя описывает5 ся следующими уравнениями: т
uI-„= —. ХuÄs(n(mt+a)dt;
u = —. Хu заев (се1+1+тг)д .Г2 О (2) и> t„u<
1 (3) где U — амплитуда напряжения инфор(15 маци онн ой обмот ки; амплитуда напряжения опор2 ной обмотки; начальная фаз а инт егриронания сигналов датчиков, à — постоянная времени инт егри20 ро вани я инт еграт ора;
Т вЂ” время интегрирования информационного и опорного сигн алов; интеграл информационного
25 сигнала;
U — интеграл опорного сигнала; время интегрирования интеграла информационного сигнала;
30 к одируе мый вр е мен н ой и н т ервал, Реально от датчика к датчику и при изменении внешних воздействий среды сдвиг фаз выходных напряжений относительно напряжения питания датчика меняется, Ко отнсшение проинтегрирован ных зн ач ен ий ин формационного и опорного сигналов не меняется в силу свойства трансформаторных датчи— кон перемещений сохран ят ь постоянным отношение ЭДС информационной и онорной обмоток при постоянной координате перемещения, н ез ани симо от колебаний напряжения возбуждения по амплитуде и частоте и н аличи я возмущающих
45 воздействий, т,е. т — t u, s n (t+ )dt о
50 т
Ju э1п ((х3.Е+чт В)Й1 о 2
В силу этого, н ез ависимо от изменений Ои, Т и 9, выходной код преобразуемого сигнала определяется как
Х х ц
u„ (4)
"г где f — частота импульсов заполнения
60 временного интервала число импульсов, заполняющих временн ой интервал
При выполнении условия Т = Г дости— гается поданление влияния собственногo дрейфа аналогового интегратора на точность преобразования информапион68I 553 отсюда следует, что
Формула из обретени я
Составитель Ю. Рюжин Ðpåeäàêòîð е. Гончар Pe a N. Летке корректор л. лннРнни
Заказ 5104/51 Тираж 1О6О Подписн ое
11НИИПИ Государственного комитета СССР по делам изобретений и открытий
113035 носкна ж-35 Раушская нас. л. 4у5
Филиал ППП Патент, г. Ужгород, ул. П-оектная, 4 ного сигнала в код, Так, запоминаемое в устройстве памяти 9-1 напряжение с учетом приведенногo к входу дрейфа интегратора б равно U< + е, а напряжение, запоминаемое в устройстве памяти 9-2 равно -U< + е - -!
2 С
5 так как IP и UI- имеют разные знаки. ,Г1 Гл
При интегрировайии сигналов запоминающих устройств 9-1 и 9-2 интегрируется также и дрейф интегратора,поэтому имеет место равенство
U e — ) -е =Р -е — +et ° т / т (5) Х, <) n n (Iz t/ 35.
Необходимо также отметить, что рассматриваемое устройство позволяет плавно измен ять коэффициент передачи изменением времени интегрирования запомненного значения интеграла ин— формационного сигнала, т .е. изменением величины
Аналого-цифровой преобразователь, содержащий информационный и опорный 30 датчики переменного тока, выходами подключенные через аналоговые ключи ко входу инт еграт ора, формиров ат ель импульсов начала интегрирования,. синхронизируемый напряжением питания датчиков, блок управления, выходы которого соединены со входом счетчика, управляющими входами аналоговых ключей, ключа нулевого потенциала и ключа разряда емкости интегратора, а входы соединены с выходами формирователя импульсов начала интегрирования и компаратора, вход которого подключен к выходу интегратора, о тличающийс я тем,что,с целью повьпаения точности преобразования, в него введены два запоминаю щих устройства, входы которых соединены с выходом интегратора, а выходы через дополнительные аналоговые ключи подключены к входу интегратора, причем управляющие входы запоминающих устройств и дополнительных аналоговых ключей соединены с соответствующими выходами блока управления.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
Р 132863, кл, Н 0 3 К 13/20,12 . 02 .60.
2. Авторское свидетельство СССР
Р 398008, кл, Н 03 К 13/02,.24.03,69 (прототип) .
