Устройство для моделирования систем контроля дискретных каналов
пятен: нс -т .,м - ескм1
6 "и ете а f! 5 4
Союз Советсимх
Соцмвпмстмчесинх
Реснубпмк
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Bl) Дополнительное к авт. свид-ву % 601711 (22) ЗаЯвлено 27.12.76 (21) 2436157/18-24 с присоединением заявки М (23) ПриоритетОпубликовано 05 09 79 Бюллетень Ре 33 дата опубликования описания 08.09. 79 (5!)Ч. Кл.
G 06 G 7/48
G 06 F 15/20
Гвсударстеевнмй аватет
СССР аа делам изабретана» в аткрмтай (53) УД К 6 81. 3 33 (P88. 8) (72) Автор изобретения
П. П. Жигора (71) Заявитель (54) УСТРОЙСТВО ЙЛЯ MOQEllHPOBAHHH СИСТЕМ КОНТРОЛЯ
ДИСКРЕТНЫХ КАНАЛОВ
Изобретение относится к области модепирования систем контроля дискретHblx каналов в системах передачи данных и может быть использовано при разработке схем контроля дискретных каналов и специали5 зированных ус тройс тв, предназначенных для решения задач, связанных с исследованием помехоустойчивости и повышения информативности выдаваемых устройствами контроля оценок дискретнь|х каналов.
Наиболее близким техническим решением к изобретению является устройство по авт. св. Ме 601711. Такое устройство позволяет исследовать качество работы систем контроля дискретных каналов при нескольких принципах их построения и исследовать работу этих систем при различ« ных параметрах схем.
Иепью изобретения является расширение функциональных возможностей за счет исследования помехоустойчивости.
Эта цель достигается тем, что в предложенное устройство введены элемент рав нозначности, элементьt ИЛИ, группы элементов ИЛИ и элементов равнозначности и формирователь сигналов стирания, информационный вход которого подключен к выходу блока сравнения, а управляюший вход - к выходу блока регулировки порога. Первые входы одноименных дополнительных групп элементов ИЛИ и элементов равнозначности объединены и подключены к выходу первого элемента ИЛИ. Вторые входы одноименных групп элементов
ИЛИ и элементов, равнозначности обьеди1 иены и подключены соответственно к выходам дополнительных формирователя сигналов стирания, первого элемента равнозначности, первого и второго элементов ИЛИ соответственно, и к соответствующим дополнительным входам анализатора.
На чертеже представлена структурная схема устройства для моделирования систем контроля дискретных каналов.
Устройство содержит датчик исходных сообшений 1 с единичным 2 и нулевым
3 выходами, датчик случайных сигналов
4, блок преобразования случайных сигна684563 ггов 5, блок сравнения 6, пороговый эпемент 7, эпементгл равггозначнос ги -.1 3, инверторгя 14, 15, элементы ИЛИ 16-19, формирователи сигналов стирания 20, 21,, блок регулировки порога 22, анапизатор
23, лопопнитепьньгй элемент равнозначнос- $ ти 24, допопнитепьньге группы элементог равнозначности 25-28, дополнительные элементы ИЛИ 29, 30, дополнительные группы эпементов ИЛИ 31-34 и дополнительный формирователь сигналов стирания 10
35.
Устройство работает следуюшим образом.
При вкпючении устройства (на черт. цепь включения не показана) датчик исход-$$ ных сообшений случайным образом формирует на выходах 2 и 3 сигналы (последовательность "1 и "0 ).
С выхода 2 (моделируемая 1") сигнал поступает на управп$поший вход блока преобразования случайных сигналов 5, на информационный вход которого подается сигнап с выхода датчика случайных сигналов 4. При выработке "0" датчиком 1 сигнал с выхода 3 поступает на другой управпяюший вход блока преобразования случайных сигналов 5, на входе элемента равнозначности 8 и инвертора 14. зо
При появлении например, сигнале на выходе 2 по этому сигналу блок 5 форми« рует случайные сигналы (моделируются сигналы на выходах, например, интеграторов корреляционного приемника дискретных сигналов).. Эти сигналы с выходов блока 5 ггоступают на соответствуюшие
3$ входы блока регупировки порога 22, формирователя сигнапов стирания 20 и на входы блока сравнения 6. Сигнал, соответствуюший разности случайных сигналов на . выходах блока 5, поступает на вхо49 ды порогового элемента 7 и формирователей сигналов стирания 21 и 35. Если величина сигнапа с выхода блока сравнения 6 больше вепичины порога срабатыва4$ ния элемента 7, то на его единичном выхоле появпяетсл сигнап, который поступает на входы инвертора 15 и элемента равнозна чн ос ти R.
Таким образом, на выходе элемента
so равнозначности 8 сигнал будет только в том случае, если имеется сигнал на выходе 3 датчика .1. и разность между. сигналами на выходах блока 5 больше некоторой величины (величины порога сраба$S тывания порог.овог элемента). Это соответствует случаи, когда, например, при передаче "0" по дискретно ",у каналу по4 мучают "1", т. е. моделируются случаи трансформации "0" - 1".
На вьrxone элемента равнозначности сигнал появляется топько в том случае
Ф если сигнал на выходе 3 датчика 1 от сутствует (т. е. имеется сигнал на выходе - ) и разность между сигналами на о1 выходах блока 5 много меньше порога срабатывания эпе лента 7. Это соответс твует случаю, когда, например, при nepena÷å по дискретному канвпу получили "0", т. е. моделируются случаи трансформации
"! "-в" 0". Сигналы с выходов элементов равнозначности Я и 9 через элемент
ИЛИ 16 поступают на вход анализатора
23, например, в один и его счетчиков, подсчитывающий ошибки, (на чертеже не показан) и на входы элементов равнозначности 10-12 элементов ИЛИ 17-19 и элементов равнозначности 2 5-2 8 элементов ИЛИ 31-34.
Таким образом, на выходе апементов
ИЛИ 16 сигнал появляется при выполнении спедуюших усповий: ("((,-,) Ц+((,-,) и1! > где 1,$ - сигнапы на выходах блока 5; — знак логического умножения; 4 — знак логического сложения;
U - порог срабатывания.
Если величины случайных сигналов, подаваемых с выходов блока 5 на информационные входы блока 20, одновременно больше или меньше. порогового сигнапа, подаваемого с выхода блока 22 на управпяюший вход формироватепя сигналов стирания 20, т. е, если выполняется наприю мер, условие
Ь, " ) (C,) t(,,)(g „)) г ) где U — порог срабатывания, то на выходе формирователя 20 появляется сигнал, который поступает на вход элемента равнозначности 13, на вход анализатора 2 3, например, в его счетчик сигналов стирания, подсчитываюший число событий, состветствуюших выполнению условия (2), и на входы элементов 12, 19.
На выходе формирователя сигналов стирания 21 сигнал появляется в то л случае,. если выполняется например, условие где 0 - порог срабатывания.
Сигналы с выхода формирователя 2 1 п ос тупают на элемент равнозначности 1 3, элемент ИЛИ 29, на вход анализатора
23,например, в один из его счетчиков, 6R4563 подсчитываюший число событий, соответствуюших выполнению условия (3) и на входы элементов 10 и 17.
На выходе элемента равнозначности 13 сигнал появляется в том случае, если имеются одновременно сигналы на выходах формирователей 20 и 21, т. е. когда выл олн яе тс я ус по вие
«/» -» /(U «A«((» >О,)ii(» >U„))A((» Ц,) р(» cu ))) .,ц
Сигнал с выхода элемента равнозначности 13 поступает в анализатор, например, в один из его счетчиков, подсчитываюший число событий, соответствуюших
35 выполнению условия (4), и на входы элементов 11, 18, 24 и 30.
На выходе формирователя сигналов стирания 35 . сигнал появляется в том случае, если выполняется, например условие
) „-g / u, (s) "-. где Lla - порог срабатывания.
Сигналы с вь хода формирователя 35 поступают на элементы ИЛИ 2!3 и 34 на элемент равнозначности 28 и на вход ана25 лизатора 23, например, в один из его счетчиков, подсчитываюший число событий, соответствуюших выполнению условия (5).
На выходе элемента ИЛИ 2!3 сигнал появляется в том случае, когда выполня56 (/»,-»,/™,} (/»,-»,/,}
На выходе элемента ИЛЙ 30 сигнал появляется в том случае, когда выполняе тся ус ло вие
«(/»„»,/ ) (/»»,/ 2,М» )л л(» .к уД «(» «(» О }1 и)
На вь|ходе элемента равнозначности
24 сигнал появляется в том случае, когда выполняется условие
«(/»,-»,/",)!/»;»./ .)) ((», »)
< (» 7u)}v«(»„ Сигналы с выходов этих элементов поступают на соответствуюшие входы анализатора, например,. в соответствуюшие счетчики, подсч итываюшие ч исло событий, соответствуюшихвыполнению условий (6), (7), (Я). На выходе элемента равнозначности 1 2 появляются сигналы в тех сл у 1е ях, когда одновременно имеются сигналы на выходах элементов 16 и 20, т. е. моделируются события, соответствуюшие одновременному выполнению условия (2) и появленшо ошибки. На выходе зле .åí Tà равнозначности 11 появляются:nr палы в тех случаях, когда одновременно име1отся сигнальt на выходах элементов 16 и 13, т. е. моделируются события, соответствуюшие одновременному появлению ошибки и выполнению условия (4). На выходе элемента;.авнозначности 10 появляются сигналы в тех случаях, когда одновременно имеются сигналы на выходах элементов 16 и 21, т. е. моделируются события, соответствуюшие одновременному появлению ошибки и выполнению условия (3). На выходе элем ен та равнозна чнос ти 25 сигнал появляется в тех случаях, когда одновременно имеются сигналы на выходах элементов 16 и 30, т. е. моделируются события, соответствуюшие одновременному появлению ошибки и выполнению условия (7). На выходе элемента равнозначности 26 сигнал появляется в тех случаях, ког» де одновременно имеются сигналы на выходах элементов 16 и 29, т. е. моделируются события, соответствуюшие одновременному появлению ошибки и выполнению условия (6). На выходе элемента равнозначности 27 сигнал появляется в тех случаях, когBG одновременно имеются сигналы на вы-, ходах элементов 16 и 24, т. е. моделируются события, соответствуюшие одновременному появлению ошибки и выполнению условия (Р). На выходах элементов ИЛИ 17-1 3р и 31-34 появляются сигналы в тех случаях, если хотя бы на одном из их входов появляется сигнал, т. е. моделируются события, заключаюшиеся в появлении или ошибки, или соответствуюшего сигнала стирания,или их одновременного появления. С выходов элемен тов 1 0-1 2, 1 7-1 9, 25-27, 28 и 31-34 сигналы поступают на соответствуюшие входы анализатора (например, в соответствуюшие счетчики). Анализатор 23 обрабатывает результатьi моделирования, например, содержимое счетчиков, полученное за определенный отрезок времени моделировения (например, за время анализа разрядов информации случайной псследовательн ости с выходе датчика 1). Применение данного устройства позволяет исследовать качество рабоп| более широкого класса систем контроля дискретных каналов при более широких приндипех их построения, работу этих систем при различных параметрах схем и производить 4 сравнительный анализ эффективности работы этих устройств с целью повышения эффективности функционирования системы передачи данных в целом. Формула изобретения Устройство для моделирования систем контроля дискретных каналов по авт. свид. M 601711, о т л и ч а ю ш е е с я тем, что, с целью расширения функциональ-! ° ных возможностей за счет исследования помехоустойчивости, в устройство дополнительно введены элемент равнозначности, элементы ИЛИ, группы элементов ИЛИ и элементов равнозначности, и формирова15 тель сигналов стирания, информационный вход которого подключен к выходу блока сравнения, а управляюший вход - к выходу блока регулировки порога, первые входы одноименных дополнительных групп элементов ИЛИ и элементов равнозначности обьединены и подключены к выходу первого элемента ИЛИ, вторые входы одноименных дополнительных групп элементов ИЛИ и элементов равнозначности обьединены и подключены соответственно к выходам дополнительных формирователя сигналов стирания, первого элемента равнозначности, первого и второго элементов ИЛИ соотвественно и к соответствуюшим дополнительным входам анализатора, UHHHHH Заказ 5290/44 Тираж 780 Подписное Филиал ППП Патент", г. Ужгород, ул. Проектная, 4
