Аналого-цифровой преобразователь

 

(((684737

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 13 06.77 (21) 2496830/18-21 с присоединением заявки Ж—

{23) Приоритет— (ы)м. Кд .

Н 03 К 13/17

Гфсудврстеаяхвй хватит

СССР в делам хзабретенхй к еткрапмй

Опубликовано 05.09.79. Бюллетень М 33

Дата опубликования описания 15.09.79 (53) УДК 681З25 (0888) Н. В. Кукушкина, О. П. Назаров, А. 3. Ходоровский и В. А. Й1иряев (72) Авторы изобретения

Московский ордена Ленина авиационный институт имени Серго Орджоникидзе (7I ) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение касается вычислительной техники и может быть использовано в ииформационнокзмерительных системах различного назначения, Известны аналого-цифровые преобразователя (АЦП), используемые ддя формирования выходных данных (11.

Однако объем данных, формируемый укаэанными следящими AIUI, значительно превышает минимально возможный для ступенчатой функции восстановления сигнала с заданной точностью.

Известен также аналого-цифровой преобразователь, содержащий блок управления, выход которого подключен к входу блока формирования выходных данных, и два идентичных какала, включающих последовательно соединенные логический блок, реверсивный счетчик, преобразователь код-напряжение, блок вычитания к орган сравнения. Входы формирователя выходных данных подключены к выходам реверсивного счетчика одного из каналов, вторые входи блоков вычитания подключены к входкок шине устройства, а вторые входи органов сравнения — к аппп(е порогового сигнала (2!.

Недостаток этого устройства состоит в большой избыточности формируемых объемов выходной информации на режимах малой динамичности, что ограничивает возможности устройства.

Цель изобретения — расширение функциональных возможностей устройства.

Это достигается тем, что в аналого-цифровой преобразователь, содержащий блок управления, выход которого подключен к входу блока формирования выходных данных, и два идентичных канала, включающих последовательно соединенные логический блок, реверсивный счетчик, преобразователь код-напряжение, блок вычитания и орган сравнения, причем входы формирователя выходных данных подключены к выходам реверсивного счетчика одного кз каналов, а вторые входы блоков вычитания подключены к входной шине устройства, дополнительно введены блок сравнения кодов, счетчик временных интервалов к два коммутатора, по одному ка канал выходы каждого иэ которых соединены с вхопамк логическою блока,а входы — с первым к вторим выходами блока управления. Выходы счетчика временных интервалов подключены к вхо3 684737

4 дам блока формирования выходных данных, пер. вый вход — к выходу блока формирования выходных данных, первый вход — к выходу блока формирования выходных данных и третьему выходу блока управления, второй вход — к четвертому выходу блока управления. Входы логических блоков первого и второго каналов соответственно подключены к пятому, шестому, седьмому и восьмому выходам блока управления. Выходы органов сравнения соединены с входами блока управления, третий вход которого подключен к выходу блока сравнения кодов, а выходы реверсивных счетчиков соединены с входами бло. ка сравнения кодов.

На чертеже изображена функциональная электрическая схема устройства.

Преобразователь содержит блок 1 управления, два идентичных канала, включающих в себя последовательно соединенные коммутаторы 2,3 режимов счета, логические блоки 4, 5, реверсивные счетчики 20

6, 7, преобразователи 8, 9 код-напряжение, блоки вычитания 10, 11, органы сравнения 12, 13 и общие дпя всего преобразователя блок 14 формирования выходных данных, подключенный к входам блока 15 сравнения кодов, выходам счетчика 16 времеиных интервалов и выходу блока управления. Вторые входы блоков вычитания подключеньr к входной шине 17 нреобразоватепя, а вторые входы органов сравнения к шине

18 порогового сигнала, равного допустимой ошнб ? ке аппроксимации h. Выходы 19, 20 блока управления соединены с двумя входами коммутаторов режимов счета, выходы 21, 22 — co счет чиком 16, а выходы 23 — 26 — c входами логических блоков 4 и 5. 35

Аналого-цифровой преобразователь работает следующим образом.

В исходном состоянии счетчик временных интервалов 16 и все разряды реверсивных счетчиков 6 и 7 обнулены. При этом напряжение на выходах преобразователей 8, 9 кода в напряжение также равны нулю. Сигнал начала преобразования по шине 19 подается иа входы коммутаторов 2 и 3 режимов счета, переводя преобразователь в режим начальной отработки. В этом режи- 45 ме по методу поразрядного кодирования осуществляется уравновешпванне напряжения x(t)+h верхним и напряжения x(t) — h нижним каналом преобразователя. Тактовые импульсы; необходимые для работы преобразователя в этом режиме поступают в логические блоки 4 и 5 но шинам

23 и 26 соответственно. Напряжение на выходах блоков вычитания 10 и 11 описываются соотношениями xqp=xg — x(t) и х11= к(т) — х, где хе и xq — выходные напряжения преобразователей

8, 9 кода в напряжение соответственно. Органы сравнения 12 и 13 вырабатывают сигналы, соответствующие логической единице при xgp >h, x >bh и сигналы, соответствующие логическому нулю при x>p(h и x> (h соответственно. Режим начальной отработки заканчивается после окончания процесса уравновешивания всеми раз-. рядами преобразователя. Далее преобразователь переводится в следящий режим. В этом режиме осуществляется поиск и формирование цифровых значений параметров аппроксимирующего многочлена, близкого к многочлену наилучшего приближения. Напряжения, сформулированные на выходах преобразователей 8, 9 кода в напряжения к моменту скончания режима начальной отработки (момент времени tq), являются начальными значениями границ коридора допустимых ординат на интервале аппроксимации. Сигналом, поступающим по шине 20 на входы коммутаторов режимов счета в момент времени t2, логические блоки 4 и 5 переключаются в состояния,"обеспечивающие подключение ппгны 23 к вычитающему входу реверсивного счетчика 6 и шины 26 к суммирующему входу счетчика 7. Одновременно импульсом> поступающим Во шине 21> запускается счетчик временных интервалов 16. Процедура сокращения коридора допустимых ординат реализуется следующим образом. В момент выхода нижней границы xH(t) за пределы коридора ошибок орган сравнения 13 переходит в единичное состояние. При этом блок управления вырабатывает импульс, поступающий цо шине

26 на суммируюцщй вход реверсивного счетчика

7. Аналогично при выходе верхней границы хв(т) за пределы коридора ошибок блок управления вырабатывает импульс, поступающий по цкне 23 на вычитающий вход реверсивного счетчика 6. Процесс продолжается до наступления равенства кодов, записанных в реверсивных счетчиках 6 и 7. При этом блок сравнения кодов вырабатывает сигнал, поступающий в блок управления. Следующее срабатывание одного из . органов сравнения вызывает появление на цпше i

22 блока управления сигнала, которым осуществляется считывание информации с блока 14 формирования выходных дишых н обнуление счетчика 16 временных интервалов 16. Каждый отсчет вьгходного кода содержит код длителыгости интервала аппроксимашш и код ординаты аппроксимирующего отрезка. Одновременно осуществляется установка новых начальных границ коридора допустимых ординат на интервале t3, t, С этой целью блок управления формирует импульс, поступающий либо по цпше 25 через логический блок 5 на вычитающий вход реверсивного счетчика 7 (если в момент времени 1з произошло срабатьпзание органа сравнения ? 2}, или по шине 24 через блок 4 на суммирующий вход реверсивного счетчика 6 (если сработал ортам сравнения ?3), Изменение кодов в реверсивных счетчиках вызывает соответствующее изме684737

Подписное

Тираж 1060

ИБИИПИ Заказ 5306/54

Филиал ЙПП "Патент", г. Ужгород, ул. Проектная, 4

/ некие напряжений на выходах преобразователей

8, 9 кода в напряжение. Это изменение равно по величине удвоенной допустимой ошибке аппроксимации 2h. В результате на выходах преобразователей кода в напряжение формируются новые начальные значения границ коридора допустимых ординат на интервале t„ t<. Затем блок управления вь.рабатывает импульс, которьгй поступает по шине 21 на запуск счетчика 16 временных интервалов и процесс преобразовпщя 1О ,повторяется, Формула изобретения

Аналого-цифровой преобразователь, содержащий блок управления, выход которого подключен к входу блока формировангя выходных данных, и два идентичных канала, включающих последовательно соединенные логический блок, реверсивный счетчик, преобразователь код-на- >о пряженне, блок вычитания и орган сравнения, причем, входы формирователя выходных данных подключены к выходам реверсивного счетчика одного нз каналов, вторые входы блоков вычитания подключены к входной шине устройства, а вторые входы органов сравнения — к шине порогового сигнала, отличающийся тем, что, с целью расширения функциональных возможностей, в него дополнительно введены блок сравнения кодов, счетчик времещгых интер. валов и два коммутатора, по одному на канал, выходы каждого из которых соединены с входами логического блока, а входы — с первым н вторым выходами блока управления, выходы счетчика временных интервалов подключены к входам блока формирователя выходных данных, первый вход — к выходу блока формировал,"я выходных данных и третьему выходу блока управления, второй вход — к четвертому выходу блока управления, входы логических блоков первого и второго каналов соответственно подключены к пятому, шестому, седьмому н восьмому выходам блока управления, выходы органов сравнения соединены с входами блока управлеши, третий вход которого подключен к выходу блока сравнения кодов, а выходы реверсивных счетчиков соединены с входами блока сравнения кодов.

Источщпси пнформщьи, принятые во внимание при Экспертизе

1. Авторское свидетельство СССР М 285381, кл. 6 06 J 3/ОО, 1977.

2. Цисйповые злектроизмернтельные приборы, под ред В, М. Шляпина, M., "Знергия™, 1972, " 336 (прототип).