Генератор случайной последовательности импульсов

 

:Q n N C A H N E 1Щ688 905

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 03.05.78 (21) 2608797/18-24 (51) М. 1(л."G 06 F 1, 02

G 07 С 15/00 с присоединением заявки ¹ (43) Опубликовано 30.09.79. Ьюллетень ¹ 36 (45) Дата опубликования описания 30.09.79 (53) 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. М. Кузнецов и В. A. Песошин (71) Заявитель

Казанский ордена Трудового Красного Знамени авиационный институт им. A. H. Туполева (54) ГЕНЕРАТОР СЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

ИМПУЛЬСОВ

ГасУдаРственный комитет (23) Приоритет

Изоб)ветенис относится к вычислительной технике и может быть использовано при моделировании случайных процессов, а также в стохастических вычислительных машинах при вводе и преобразовании информациии.

Известен автоматический вероятностный элемент. Он имеет триггер, в котором один из резисторов выполнен переменным и кинсматически связан с реверсивным исполнительным механизмом следящеи системы, содержащей частотомер, задатчик и регулятор. Устройство обеспечивает автоматическую стабилизацию выходной вероятности, но оно относительно сложно (1).

Известен также генератор случайной последовательности импульсов, который содержит бистабильный элемент, элемент HE (2).

Однако этот генератор не позволяет регулировать вероятность выходного сигнала.

Цель изобретения — расширение функциональных возможностей генератора путем регулирования вероятности выходных сигналов.

Поставленная цель достигается тем, что в генератор случайной последовательности импульсов, содержащий управляемый бистабильный элемент, вход которого через элемент НЕ соединен с входом тактовых импульсов, введены блок согласования и интегратор, первый вход которого является входом генератора. Второй вход интегратора соединен с выходом управляемого би5 стабильного элемент, а выход через блок согласования — с управляющим входом управляемого бистабильного элемента.

На чертеже представлена схема генератора.

10 Он содержит первый 1 и второй 2 двухвходовые элементы ИЛИ вЂ” НЕ, интегратор

3, один вход которого является входом 4 генератора, блок 5 согласования и элемент

НЕ 6, вход которого является входом 7 так15 товых импульсов.

Логические элементы 1 и 2 со своими взаимными связями образуют управляемый бпстабильный элемент, оба входа которого соединены вместе и через элемент НЕ 6, 20 подключены к входу 7 тактовых импульсов.

При отсутствии тактовых импульсов бистабильный элемент находится в транзитном состоянии и на обоих его выходах формируются логические уровни нуля. При каж25 дом тактовом импульсе бистабильный элемент случайно устанавливается в одно из устойчивых состояний. Логический уровень единицы устанавливается на выходе того элемента ИЛИ вЂ” HE, который в данный мо30 мент времени имеет большее быстродейст688905 вие. Вероятностью появления единицы на том или ином выходе бистабильной ячейки можно управлять напряжением, подаваемым через блок 5 на расширяющий вход одного из элементов ячейки (например, логического элемента 2), так как это воздействие оказывает влияние на режим работы активных компонентов (например, на степень насыщения транзисторов) логического элемента, что, в свою очередь, влияет на величину математического ожидания флуктуирующего времени задержки логического элемента, при допустимом изменении его передаточной характеристики, т. е. при сохранении функциональной работоспособности элемента ИЛИ вЂ” HE.

Блок 5 согласования представляет собой, например, резистор. Он уменьшает шунтирующее влияние низкоомного выхода интегратора 3 на расширяющий вход элемен; та 2.

При данном подключении выхода интегратора 3 через блок 5 к расширяющему входу элемента ИЛИ вЂ” НЕ выход бистабильной ячейки необходимо так подключить к входу интегратора, чтобы образовалась отрицательная (стабилизирующая) обратная связь. Например, если при увели"чении напряжения на выходе интегратора 3 быстродействие элемента 2 ИЛИ вЂ” HE падает, то вероятность появления единицы (Р„„) на выходе элемента 1 растет. Тогда для образования отрицательной обратной связи необходимо выход элемента 1 подключить к инвертирующему входу интегратора 3. При подаче входного сигнала U„„, математическое ожидание выходного напряжения на выходе элемента 1 (M(U»«, ) ) определяется следующим образом:

М (U,.„) = P„„t,.(,.и, -+ (1 — P.„.) Х

X t,.f,„U, + (1 -,.f,.) >., (1) где 4и — длительность тактовых импульсов;

1ти — частота следования тактовых импульсов;

У, — напряжение логической единицы:

U — напряжение логического нуля.

Значение M (UÄÄÄ. ) стремится по величине к значению U,.; благодаря большом коэффициенту усиления (Кус) усилителя постоянного тока интегратора 3 и стабилизирующему влиянию отрицательной обратной связи, т. е. с

U„„= У (У,„— U„„, at, (2)

О где UÄ « Ä вЂ” напряжение на выходе интегратора; т — постоянная времени интегратораа.

При постоянном входном сигнале

U»- (t) = const выражение (2) можно переписать в виде

5 — „>и (> ус

lim U

= О, тогда М(U,„,,) = U»

К К, t уС

10 или разрешая это выражение с учетом (1) относительно Р»„, получаем

Р„= " =К У„вЂ” К„ тимоти((> + (>о)

15 ГДе

К,=

= const; ти.> ти((! (0)

К, = К,U, = const.

Полученные соотношения сохраняются при медленно изменяющемся входном сигнале, т. е. когда вх6) (U„„T(t) с

Таким образом, вероятность появления единицы на выходе элемента 1 зависит от напряжения на входе.

Если требуется, чтобы передаточная характеристика Рвах=f (U») была несмещенной относительно начала координат, т. е. при U„„=O, вероятность P„„=O, необходимо на вход интегратора 3 подать компенсирующее постоянное смещение

S5 (си = — Uo

Предлагаемый генератор случайной последовательности импульсов можно сделать регулируемым при помощи элементов суммирующей цепи интегратора 3. Для этого

10 необходимо вход 4 устройства подключить к другому выходу бистабильной ячейки, тогда

Риых — т (А1 R, ")> где R, R>, ... — значения резисторов суммирующей цепи интегратора 3.

Действие внутренних шумов логических элементов бистабильной ячейки, которые проявляются в форме флуктуирующих вреэ0 мен задержек этих элементов, определяет статистические свойства выходной синхронизированной последовательности случайных импульсов.

Воздействие напряжения на расширяющий вход логического элемента оказывает на его быстродействия, что послужило основой для реализации функции регулирования вероятности выходных сигналов, тем самым устройство обладает более широкими функциональными возможностями, чем прототип.

Формула изобретения

Генератор случайной последовательности

65 импульсов, содержащий управляемый би688905

Составитель А. Карасов

Техред Н. Строганова

Корректор А. Галахова

Редактор И. Грузова

Заказ 2357/14 Изд. № 563 Тираж 780 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 стабильный элемент, вход которого через элемент НЕ соединен с входом тактовых импульсов, отличающийся тем, что, с целью расширения функциональных возможностей генератора путем регулирования вероятности выходных сигналов, он содержит блок согласования и интегратор, первый вход которого является входом генератора, второй вход интегратора соединен с выходом управляемого бистабильного элемента, а выход интегратора через блок согласования соединен с управляющим входом управляемого бистабильного элемента.

Источники информации, принятые во внимание при экспертизе

1. Утеуш Э. В., Утеуш 3. В. Введение в кибернетическое моделирование. М., 1971, с. 159 — 160.

2. Акчурин P. М, Способы выравнивания вероятностей появления 1 и О в двоичном

10 разряде случайного числа. «Автоматика и вычислительная техника», 1974, № 1, с. 67, рис. 2-б (прототип).

Генератор случайной последовательности импульсов Генератор случайной последовательности импульсов Генератор случайной последовательности импульсов 

 

Похожие патенты:

Изобретение относится к области компьютероной техники, а именно к способам включения-выключения компьютеров (ЭВМ)

Изобретение относится к переносным телекоммуникационным устройствам с компьютером

Изобретение относится к электронному устройству обработки данных

Компьютер // 2216033
Изобретение относится к вычислительной технике, в частности к вычислительным устройствам, в которых для обработки информации используют управление потоком данных

Изобретение относится к радиотехнике

Изобретение относится к аппаратным устройствам компьютерного оборудования для использования в единой глобальной компьютерной сети

Изобретение относится к способу и устройству для обработки данных с авторскими правами и более конкретно к способу и устройству для обработки данных с авторскими правами, распределяемых через сеть связи

Изобретение относится к схемному устройству для детектирования несанкционированного вмешательства в интегральную схему

Изобретение относится к носителю данных с энергонезависимым запоминающим устройством и может быть использовано для записи больших объемов данных
Наверх