Цифровой вычислитель функций синуса и косинуса

 

Союз Советскнх

Социалистических

Республик 690490 (61) Дополнительное к авт. свид-ву—

/ (22) Заявлено 27.05.77 (21) 2490265/18-24 с присоединением заявки №вЂ” (5!) М. Кл . бОб Е !5/34

Гасудвратвнннай нватнт

СССР нн делам наюбретвннй н открмтнй (23) Приоритет—

Опубликовано 05.10.79. Бюллетень №37

Дата опубликования описания !5. !0.79. (53) УДК 681.327 (088.8) (72) Авторы изобретения

В. Л. Кудрявцев и Л. A. Файнберг

I

LI !

\ (71) Заявитель (54) ЦИФРОВОИ ВЫЧИСЛИТЕЛЬ СИНУСА И КОСИНУСА

Изобретение относится к области вычислительной техники.

Известен специализиваронный вычислитель синуса и косинуса, содержащий счетчик аргумента, генератор тактовых импульсов, сумматоры приращений синуса и косинуса, формирователь знака квадрата !!).

Недостатком его является низкая точность.

Известен также цифровой вычислитель синуса и косинуса, содержащий сдвиговый регистр, счетчик итераций, двоичный счетчик, схему сравнения, элементы И, ИЛИ, блок управления, блок задания констант !2).

Недостатком его . является сложность структуры.

Цель изобретения — упрощение вычислителя.

Цель достигается тем, что устройство содержит генератор тактовых импульсов, два регистра, кольцевой регистр, коммутатор элементы И-НЕ, элемент НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трех старших разрядов первого регистра соединены со входами блока управления, выходы остальных разрядов первого регистра соеди2 иены с первой группой входов схемы сравнения, вторая группа входов которой соединена первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания констант, выход схемы сравнения непосредСтвенно и через элемент HE подключен ко входам коммутатора, управляющий вход которого подключен к первому выходу блока управления, второй выход которого соединен со входом знакового разряда второго регистра, инфор1м мационные входы которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с.выходом перво-. го элемента И-НЕ, второй вход — с первым т5 выходом сдвигов";о регистра, второй и третий выходы которого соединены с первым и вторым входами первого элемента И-НЕ, третий вход которого соединен с первым выходом блока задания констант, четвертый вход первого элемента И-HP соединен с выходом второго элемента И-НЕ, первый и второй входы которого соединены с четвертым и пятым выходами сдан эвого регистра, а третий вход второго элемента И-HE соединен со вторым выходом блока задания констант г)2(ь) о9 третий выход которого сог":-:сн с первым

;ходом Вт012ОГО элемента r 2, ))тОРО))) Bход которого соединен с выходом коммугатора, а Выход — - со входом сдвигового регистра, выход счетчика итераций соединен непосредственно со входом записи Второго сгистрз, а через элемент задержки и эле,-.;т

ИЛИ со входом обнуления двоичного счетчика, второй Bxo/l, элемента ИЛ!4 сосд .)сн с первой управляющей шиной вычисл))теля„ вторая управляющая шипа которого подключена к четвертому входу блока управлелия, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом г,ератор3 тактовых импульсов, второй выхс .,:,Оро.о подключен ко входу кольцсвог: ."Нст!)а.

Устройство представле но .. -И-ртехкс, на котором обозначены: регис гг) 1, слок управления 2, схема сравнения 3, кольцевой регистр 4, блок задания констант 5, элемент

HE 6. коммутатор Г, регистр 8, двоичный с )етчик 9, элемент И !О, элемент И-Hl- . 11, сдвиговый регистр 12, элемент И-НЕ 13, элемент И 14, счетчик итер<щий 15, элех снт

ИЛИ 16, элемснт задержки 17, генератор такте)вых импульсов 18, Вход vcTpoHcTB3 l ", управляющий вход 20, вход 21.

Устройство работает следующим образом.

На вход 20 подается логический уровень, опредслякпцпй вычисление синуса или КОсинуса. Н» вход 21 подастся импульс начала вычислений, который обнуляет счетчик итера))ии 15 и через элемег)т И,)1И I(2 двоичнь*.и счетчик 9. Генератор, так; опых пмпульсог 18 выдает с первого выхода импульсы с частотой Г, а со второго выхода . Импульсы с частотой Г поступают на кольцевой регистр

4, который В каждом такте формирует и + lразрядное ел чайное число. Это числО сраВнпвается в схеме сравнения 3 с кодом углз, записанным в регистре !. Если код угла больше случайного числя, на выходе схемы срBÂHBíïß 3 формируется АОгическЯЯ единица. Таким обрязОм углу 0 соответстВу)от логические «0» во всех тактах, а углу 90 — логические <1» со всех -тактах.

Коммутатор 7 в зависимости от сигнал= управления со входа 20)и четверти, в которой находятся угол (это определяется тремя старшими разрядами иода угла), выдает на вход элемента И 14 прямой или инверсный код. Злемент И 14 произвоуит умножение кода угла на константу — с выхода

4. блока задания констант 5. Сигнал с выходз элемента И 14 подается на вход сдвигового регистра 12, который осуществляет сдвиг с частотой - - (для исключения автокорделяции между симаолами). Обозначим p(q,-Вероятность появления логической «1» на выходе схемы сравнения. Тогда на всех Выходах сдвигового регистра вероятность появления логической «1» равна -фр()12). Iloскольку элемент И осуществляет вероятное умножение, 3 инвс!)сия )Ip<)HBBoäèT Вычитя пие из единицы, ня выходе элсмснга И-III. 13 вероятность появления логической «1» будет равна !1 — (-p(q) Д ; на выходе элемента И-! IF. 11 1 — — -)(p(v)) !1 — —,(p(V)) lj на выходе элемента И 10 p lip) Il — Я (- г (ю) ) l ) — Д l - М 2)); что равняется l/2 sin p (константы 2/3 и

3/16 получ Hhl с блока заданий констант).

Тяк как вероятность появления логической

;В «1» можно определить как количество логических единиц за и тактов, то число, накопленное в счетчике 9 з.а j2 — — l) такт будет (М ) представлять вероятность на выходе элемента И 10, т. е. !/2 sin.I. Этот результат переписывается в статистический регистр 8 по си) нялу переполнения из счетчика ите1)яций 15. 3Н3к и!2исваивяется сНВНВо1оМ нз б)!Ока yBp3Bлени)1 2.

Использование изобретения позволит упростить структу ру вычислителя.

По данному .-.ехпичсскому предложению па предприятии изготовлен макет.

Формула изобретения

1(ифровой вычислитель синуса и косинуса, содержащий сдвиговый регистр, счетчик итерзцпй, двоичный сч тчик, схему сравнения, элементы И, ИЛИ, блок управления, Олок задания констант. Оглича)аи(ййея тем, что, с целью упрощения Вычислителя, оН содержит генератор тактовых импульсов, два регистра, колB»CBoH регистр, коммутатор элементы,И-НЕ(элемент НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трех старших разрядов первого регистра соединен, со входами блока управления, выходы остальных разрядов первого регистра соединены с первой группой входов схемы сравнения, вторая группа входов которой соединена с первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания NoH.таит, выход схемы сравнения непосредственно и через элемент НЕ, подключен ко зходам коммутатора, управляющий вход которого подключен к первому выходу блока уппавления, второй выход которого соединен со входом знакового разряда Второго регистра, информационные входы которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом первого элемента И-НЕ, второй вход — с первым выходом сдвигового регистра, второй и третий выходы которого соединены - первым и вторым входами первого элемента И-HF, третий вход которого соединен с первым выходом блока задания констант, четвертый вход первого элемента

И-НЕ соединен с выходом второго элемент;, И-HE. первый и второй входы которого соединены с четвертым и пятым выходами сдвигового регистра, а третий вход второго элемента И-HE соединен со вторым%ыходом блока задания констант, третий выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом коммутатора, а выход — со входом сдвигового регистра, выход счетчика итераций соединен непосредственно со входом записи второго регистра, а через эле- <6 мент задержки и элемент ИЛИ со входом обнуления двоичного счетчика, второй вход элемента ИЛИ соединен с первой управляю6 ц1ей шиной вычислителя, вторая управляющая шина которого подключена и четвертому входу блока управления, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом генератора тактовых импульсов, второй выход которого подключен ко входу кольцевого регистра.

Источники информации, принятые во внимание при экспертизе

I. Авторское свидетельство СССР № 419896, кл. G 06 F 15/34, 1971.

2. Авторское свидетельство СССР № 474811, кл. G 06 F 15/34, 1972.

Составнтеав P. %воровская

Редактор О. Иванова Текред О. Луговая Корректор А. Грнаенке

Заказ 5967/46 Тнраж 780 Подннсное

ЦИНИПИ Государственното коми м1а СССР по делан нзобретеннй н открытнй

I l3035, Москва, Ж вЂ” 35, Раушская наб., д, 4(5

Филнал ППП е Патента, r. Ужгород, ул. Проектная, 4