Устройство декодирования адреса

 

,ч му

МГС А- Й

О П И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублик ()692107

К АВТОРСКОМУ СВИДВТЕЛЬСТВУ (61) До пол н ител ьное к а вт. св ид- ву— (22) Заявлено 11.05.78 (21) 2614460/18-09 (51) М. Кл.

Н 04 1 17/30

Н 04 L 1/10

G 06 F 11/08 с присоединением заявки №вЂ”

Государственный квинтет

СССР не делам изобретений и еткрытий (23) Приоритет—

ОпубЛиковано 15.10.79. Бюллетень № 38

Дата опубликования описания 25.10.79 (53) УДК 621.394.. 14 (088.8) (72) Авторы изобретения

А. А. Хромов и К. П. Петров (7!) Заявитель (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ АДРЕСА

Изобретение относится к радиосвязи и может использоваться для кодирования адреса при приеме информации от одного из множества корреспондентов.

Известно устройство для декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты, амплитудный детектор и декодер, а также блок задержки, выход которото через синтезатор частот подключен к другому входу смесителя (1) .

Однако это устройство имеет недостаточное быстродействие и сложную схемную реализацию.

Цель изобретения — повышение быстродействия с одновременным упрощением устройства.

1$

Для этого в устройство декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты, амплитудный детектор и декодер, а также блок задержки, выход которого через синтезатор частот подключен к другому входу смесителя, введен коммутатор, к входам которого подключены соответственно выходы амплитудного детектора

2 и блока задержки, к входам этого блока подключены соответствующие выходы коммута- . тора.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство содержит смеситель 1, усилитель 2 промежуточной частоты (УПЧ), амплитудный детектор 3, коммутатор 4, блок 5 задержки, синтезатор 6 частот и декодер 7.

Устройство работает следующим образом.

Радиоимпульсы принимаемой адресной группы с частотами f<, fz.. f ñîoòâåòñòBåííî последовательно поступают на вход смесителя 1, на другой вход которого подается напряжение гетеродинной частоты fq = fq +

+ f p, где f ð — промежуточная частота, т. е. устройство находится в режиме ожидания частоты fi. После преобразования частоты в смесителе 1 и усиления в УПЧ 2 первый радиоимпульс детектируется амплитудным детектором 3 и поступает в декодер 7, а также через коммутатор 4 на соответствующий о вод блока 5, в результате чего этот импульс задерживается по времени до момента прихода второго импульса адресной группы, 6g 2107

Формула изобретения

Составитель Е. Погиблов

Редактор Т. Янова Техред О.Луговая Корректор Н. Задерновская

Заказ 6242/53 Тираж 775 Подписное

ЦН ИИ ПИ Государственного комитета СССР по делам изобретений и открытий

1 l 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 после чего коммутируется вход коммутатора

4 на другой свой выход.

При появлении второго радиоим пульса с частотой fg и заданной задержкой во времени он детектируется аналогично первому и поступает, на вход декодера 7, а после соответствующей задержки переключает синтезатор 6 в режим частоты третьего радиоимпульса и т.д., пока на вход декодера

7 не проходят все и импульсов адресной группы, после чего на выходе устройства формируется информационный импульс.

Если радиоимпульс частоты fi вследствие внутрисистемных или внешних помех оказался ложным, не принадлежащим адресу приемника, то в одном из циклов коммутации, например в i-ом цикле, отсутствует, по крайней мере, один из радиоимпульсов соответственно частот (а, f>,..., f„. В этом случае, т. е. в случае, когда радиоимпульс ожидаемой частоты не появляется, на входе смесителя 1 после установки гетеродинной частоI, ты fi., коммутатор 4 переходит в исходное состояние («сбрасывается»), переключая синтезатор 6 снова в режим ожидания первого радиоимпульса с частотой f .

Для разрешения коммутации на следую- 25 щий отвод блока 5 или сброса коммутатора

4 в исходное состояние (ожидание частоты

fi), импульсы с выхода блока 5 подаются на разрешающий вход коммутатора 4, который может быть реализован, например, в виде схемы И с инвертором. Тогда при совпадении I-го мпульса, поступающего с выхода блока 5 с i-ым импульсом, прошедшим через информационный тракт, коммутатор

4 переключается на следующий отвод блока

5 задержки. Отсутствие совпадения сбрасывает коммутатор 4 в исходное состояние.

Предложенное устройство повышает на

8 — 10% пропускную способность системы радиосвязи.

Устройство декодирования адреса, содержащее последовательно соединенные смеситель, усилитель промежуточной частоты, амплитудный детектор и декодер, а также блок задержки, выход которого через синтезатор частот подключен к другому входу смесителя, отличающееся тем, что, с целью повышения быстродействия с одновременным упрощением устройства, введен коммутатор, к входам которого подключены соответсвенно выходы амплитудного детектора и блока задержки, к входам этого блока подключены соответствующие выходы коммутатора..

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 858792, кл. H 04 J !/02, 1971 (прототип).

Устройство декодирования адреса Устройство декодирования адреса 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх