Дискретный интегратор

 

Союз Советских

Социалистических

Республик (61) Дополнительное к авт, свид-ву (22) Заввлеио071276 (21)2427566/18-24 (51) М ) 2 с присоедииеиие д зава,,и ь(о

C 06 G 7/18

Государственный комнтет

СССР по делам нзобретеннй н открытнй (23) Приоритет

Опубликовано 05.11.79. Бюллетень М 41

Дата опубликования описания 08,11.79 (53) УДК 681, 335 (088. 8) Н.Т, Харин (71) Здявит8ль (54 ) ДИСКРЕТНЫЙ ИНТЕГРАТОР (+ i 7 "t П. 7

4 1+37 "-Ъг - — 7

Изобретение относ .>.ся к области дискретных систем управления и измерительной техники и предназначено для интегрирования дискретных сигналов „

Известны дискретные интеграторы, реализующие интегрирование по правилам: прямоугольника, трапеции, 1/3

Симпсона, Уэддля (1). Все эти интеграторы выполняются на сумматорах, усилителях и блоках памяти.

Существенным недостатком этих интеграторов является малая точность при увеличении спектра частот входных сигналов.

Наиболее близкими по технической сущности к предлагаемому изобретению является интегратор по правилу 3/8

Симпсона, содержащий перный сумматор, первый вход которого через прследовательно соединенные ключ и входной усилитель подключен ко входу интегратора, выход первого сумматора соединен с первым входом второго сумматора и через пОследонательно соединенные первый, нторой и третий блоки памяти — со вторым входом второго сумматора, ныходы первого и второго блоков памяти через соответствующие усилители подключены соотнетственно к третьему и четвертому входам второго сумматора, а выход третьего блока памяти соединен со вторым входом первого сумматора (2j„

Недостатком такого интегратора является низкая точность при увеличении частотного спектра входных сигналов °

Цель изобретения — повьпаение точности интегрирования.

Эта цель достигается тем, что в интегратор введены дополнительные усилители и инвертор, причем выход первого блока памяти через последовательно включенные инвертор и первый дополнительный усилитель подключен к третьему входу первого сумматора,четвертый вход которого через второй дополнительный усилитель соединен с выходом второго блока памяти . Интегратор имеет передаточную функцию:

Изобретение поясняется чертежом, где на фиг. 1 представлена функциональная схема интегратора; на фиг.2сравнительные амплитудно-частотные характеристики, 696485

Интегратор содержит ключ 1 и входной усилитель 2 с коэффициентом усиления — ; первый сумматор 3 с т четырьмя входами; три последовательно соединенные блока памяти 4, 5, 6 на, Т с каждый,инвертор 7, два дополнительных усилителя 8, 9 с коэффициентами усиления, равными трем, два усилителя 10, 11 и второй сумматор

12..

Дискретный сигнал Х(кТ) с ключа

1 через входной усилитель 2 поступает на сумматор 3, где суммируется с задержанными в блоках памяти 4, 5,6 и усиленными в усилителях 8, 9 выходными сигналами сумматора 3. Результирующий сигнал с сумматора 3 непосред,ственно и через те же три последовательно соединенные блоки памяти 4, 5 б поступает на второй сумматор 12, где происходит их сложение с сигналами усилителей 10 ll на входы которых поступают сигналы с блоков памяти 4,5. Выходной сигнал в виде интеграла от входного сигнала снимается с сумматора 7. 0 точности интегратора можно судить по близости его частотной характеристики к характеристике идеального интегратора.

По передаточной функции (1) опре" делена частотная характеристика ин- тегратора

%()UUT)(z=e

-j 5il1ooT(c05 жт+ 6соэО - Я (2 )

4 со э 2 (ыт+ соэ „, т 2 2

На фиг. 2 представлены амплитудно-частотные характеристики (АЧХ) известных, предлагаемого и идеального интеграторов. Из графиков видно, что АЧХ предлагаемого интегратора ближе всех и в большем диапазоне частот расположена к характеристике идеального интегратора.

Из этих данных видно, что предлагаемый интегратор в 2,5 раза точнее 1/3 Симпсона и в 9,5 раэ точнее 3/8 Симпсона, выьранного в качеств е прототип а . Одновременно увеличен диапазон частот, в котором обеспечивается высокая точность инT->PHE>o»HH .

Формула изобретения

Дискретный интегратор, содержащий первый сумматор, первый вход которого через последовательно соединенные ключ и входной усилитель подключен ко входу интегратора, выход первого сумматора соединен с первым входом второго сумматора и через последовательно соединенные первый, второй и третий блоки памяти - со вторым входом второго сумматора, выходы первого и второго блоков памяти через соответствующие усилители подключены соответственно к третьему и четвертому входам второго сумматора, а выход третьего блока памяти соединен со вторым входом первого сумматора, 25 отличающийся тем, что, с целью повышения точности интегрирования, в него введены дополнительные усилители и инвертор, причем выход первого блока памяти через последова30 тельно включенные инвертор и первый дополнительный усилитель подключен к третьему входу первого сумматора, четвертый вход которого через второй дополнительный усилитель соединен

35 с выходом второго блока памяти.

Источники инФормации, принятые во внимание при экспертизе

1. Кузин Л,Т. Расчет и проектирование дискретных систем управления, Машиностроение, N, 1962, с. 121125, 2. Кузин Л.T. Расчет и проектирование дискретных систем управления, Машиностроение, M. 1962, с.123 (прототип) .

Составитель С, Белан ре акто . 3 бов Тех ед g,Áàáóðêà Ко екто T ° CrcaoPUosa

Заказ б769/50 Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра шская наб, 4 с

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4