Изобретение относится к радиотехнике и может использоваться для автоматического выбора скорости приемного факсимильного аппарата при работе по цифровому каналу.

Известно устройство для автоматического выбора скорости приемного факсимильного аппарата, содержащее триггер, и генераторов эталонных импульсов, первое и второе реле времени, сумматор, ключ начала счета и блок управления, причем выход триггера подключен к

10 первым входам и генераторов эталонных импульсов и к первому входу первого реле времени, второй вход которого подключен к выходу второго реле времени и к второму входу ключа начала счета, а выход первого реле

15 времени подключен к вторым входам и генераторов эталонных импульсов и к второму входу триггера, выход сумматора подключен к входу второго реле времени и к первому входу ключа начала счета, выход которого

26 подключен к соответствую)цему вхолу блока управления (1).

Однако известное устройство обладает низким быстродействием и помехоустойчивостью.

Цель изобретения вЂ” повышение быстродействия и помехоустойчивости.

Для этого в устройство для автоматического выбора скорости приемного факсимильног< аппарата, содержащее триггер, и генераторов эталонных импульсов, первое и второе реле времени, сумматор, ключ начала счета и блок управления, причем выход триггера подключен к первым входам и генераторов эталонных импульсов и к первому входу первого реле времени, второй вход которого подключен к выходу второго реле времени и к второму входу ключа начала счета, а выход первого реле времени подключен к вторым входам и генераторов эталонных импульсов и к второму входу триггера, выход сумматора подключен к входу второго реле времени, и к первому входу ключа начала счета, выход которого подключен к соответствующему входу блока управленчя, введены последорательно соединенные дискриминатор фазовых импульсов и преобразователь серии импульсов в одиночный, и временных селекторов, и триггеров памяти, блок неравнозначности и элемент ИЛИ. Выход преобра10

Зо

3 6 эователя серии импульсов в одиночный подключен к первому входу триггера и к первым входам.п временных селекторов, к вторым входам которых подключены и генераторов эталонных импульсов соответственно. Выходы и временных селекторов подключены к соответствующим входам сумматора и к первым входам и триггеров памяти, к вторым входам которых через элемент ИЛИ подключен выход первого реле времени. Выходы и триггеров памяти подключены к соответствующим входам блока управления и блока неравнозначности, выход которого соединен с соответствующим входом элемента ИЛИ.

На чертеже приведена структурйая электрическая схема предложенного устройства.

Устройство для автоматического выбора скорости приемного факсимильного аппарата содержит дискриминатор 1 фазовых импульсов,, преобразователь 2 серии импульсов в одиночный, триггер 3, сумматор 4, и временных селекторов 5, и генераторов 6 эталонных импульсов, первое 7. и второе 8 реле времени, ключ

9 начала счета, и триггеров 10 памяти, блок

11 неравнозначности, элемент ИЛИ 12 и блок

13 управленя, состоящий из счетчика 14, и ключей 15 исполнительных реле и п исполнительных реле . 16.

Устройство для автоматического выбора скорости приемного факсимильного аппарата работает следующим образом.

Первая приходящая серия фазовых импульсов вьщеляется в дискриминаторе 1 фазовых импульсов и 1 поступает на вход преобразователя 2 серии импульсов в одиночный, на выходе которого появляется одиночньй прямоугольный импульс, длительность которого равна длительности серии фазовых импульсов. Этот импульс поступает на соответствующие входы временных селекторов 5 и одновременно опрокидывает триггер 3, который запускает первое реле 7 времени и генераторы

6 эталонных импульсов. Каждый генератор 6 эталонных импульсов вырабатывает последовательность эталонных импульсов, длительность которых соответствует выбранной скорости приема цифрового канала для i-ой скорости (i = 1, 2, ..., и). Эти последовательности поступают на соответствующие входы временных селекторов 5, в которых происходит сравнение периодов следования эталонных импульсов с генераторов 6 эталонных импульсов и импульсов, поступающих с преобразователя 2 серии импульсов в одиночный. Временной селектор 5, в котором происходит совпадение по длительности указанных импульсов, срабатывает и выдает импульсы через сумматор 4 на второе реле 8 времени и опрокидывает со98158 4 ответствующий тритгер 10 памяти. Второе реле 8 времени запускается, открывает ключ 9 начала счета и разрешает импульсам поступать на вход счетчика 14. При просчете определенного количества импульсов на выходе. счетчика 14 появляется сигнал, открывающий ключи 15 исполнительных реле, и сигнал с выхода триггера 10 памяти через соответствующий ключ 15 исполнительного реле включает соответствующее исполнительное реле 16 блока 13 управления.

Первое реле 7 времени предусмотрено для выключения устройства в случае срабатывания последнего от ложного импульса с преобразователя 2 серии импульсов в одиночный. Время срабатывания первого реле 7 времени выбрано несколько,большим наибольшего периода следования груни фазовых импульсов. Поэтому при поступлении на вход устройства ложного импульса включаются генераторы 6 эталонных импульсов и первое реле 7 времени, но так как ни в одном из временных селекторов

5 совпадения импульсов не происходит, второе реле 8 времени не запускается. По истечении времени работы первого реле 7 времени подается сброс на триггер 3, генераторы 6 эталон. .ных импульсов и через элемент. ИЛИ 12 на триггеры 10 памяти, что приводит устройство в исходное состояние. В случае выбора сразу нескольких скоростей, срабатывает блок 11 неравназначности и через элемент ИЛИ 12 сбра. сывает триггер 10 памяти, и выбор скорости начинается сначала. В случае включения второго реле 8 времени от истинного импульса и работы счетчика 14, первое реле 7 времени блокируется во включенном состоянии, и остает ся в нем до окончания работы второго реле 8 времени, после чего отключается, устанавчивая триггер 3, триггеры 10 памяти и генераторы 6 эталонных импульсов в исходное состояние.

Предложенное устройство позволяет осущест. влять автоматический выбор скорости факсимильного приемного аппарата при работе по цифровому каналу и повышает помехозащищенность устройства за счет определения правильности выбранной скорости как по сравнению преобразованного импульса из серии фазовых импульсов с эталонными импульсами во временных селекторах 5, так и по количеству правильно просчитанных фазовых импульсов в счетчике 14. Быстродействие значительна повышается.

Формула изобретения

Устройство для автоматического выбора скорости приемного факсимильного аппарата, содержащее триггер, п генераторов эталонных импульсов, первое и второе реле времени, сумматор, ключ начала счета и блок управ698158

1 вЂ” J

Составитель А, Сагадиев

Техред С.Мигай Корректор О. Ковинская

Редактор Л. Алексеенко

Заказ 7474/22 Тираж 775 Подписное

ПНИИПИ 1"осударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ления, причем выход триггера подключен к первым входам и генераторов эталонных импульсов и к первому входу первого реле времени, второй вход которого подключен к выходу второго реле времени и к второму входу ключа начала счета, а выход первого реле времени подключен к вторым входам и генераторов эталонных импульсов и к второму входу триггера, выход сумматора подключен к входу второго реле времени и к. первому 10 входу ключа начала счета, выход которого подключен к соответствующему входу блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и помехоустойчивости, введены последовательно соединенные дискриминатор фазовых -мпульсов и преобразователь серии импульсов в одиночный, и временных селекторов, и триггеров памяти, блок неравнозначности и элемент ИЛИ, при этом выхоц преобразователя серии импульсов в одиночный подключен к первому входу григ. гера и к первым входам и временных селекторов, к вторым входам которых подключены и генераторов эталон1гых импульсов соответственно, а выходы и временных селекторов подключены к соответетвуюп им входам сумматора и к первым входам и триггеров памяти, к вторым входам которых через элемент ИЛИ подключен выход первого реле времени, выходы и триггеров памяти подключены к соответствующим входам блока у правления и блока неравнозначности, выход которого соединен с соответствующим входом элемента ИЛИ, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 418988, кл. Н 04 N 1/36, 1972 (прототип}.