Арифметико-логическое устройство

 

ОП И

ИЗОБРЕТЕНИЯ

Союз Советскик

Социаинстичесиик

Республик (и> 7ОЗЯОВ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 27.04. 77 (2 I ) 2482046/18-24 (53)M. Кл.

G. 06 F 7/38 с присоединением заявки М(23 ) Приоритет

ГевуАарстааннмй квинтет

СССР до делам навбратеннй н вткрмтнй

Опубликоваио15,12.79. Бюллетень J4 46 (53) УДК 681.325 (088.8) Дата опубликования описания 20.12.79 (72) Авторы изобретения

Б. В. Бесии и А. А. Шостак (71) Заявитель

Минский радиотехнический институт (54) АРИФМ ЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть применено при разработке быстродействующих арифметико-логических устройств . (АЛУ), выполняющих логические операции, а также операции двоичной и десятичной арифметики.

Известно быстродействующее АЛУ,"содержащее блок двоичной арифметики, предназначенный для выполнения арифметических.операций над двоичными числами и логических операций, и блок цифровой десятичной арифме гики (1 )

Основными недостатками известного

АЛУ являются простаивание блока двоич-, ной арифметики при работе блока цифровой десятичной арифметики и наоборот, а также большой объем оборудования.

Наиболее близким по технической сущности к предложенному является арифметико-логическое устройство, содержащее два входных регистра, узел транзита, инвертирования и десятичной коррекции, узел формирования логических функций, узел формирования межтетрадных переносов, узел формирования внутритетрадных переносов, узел поразрядной селекции, выходной регистр, узел формирования признаков операций, причем входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе вхо-. дов узла формирования логических функций, ко второй группе входов которого подключены выходы второго входного регистра, первая и вторая группа выходов узла формирования логических функций соединены соответственно с первой и второй группами входов уэна формирования межтетрадных переносов, узла формирования внутритетрадных переносов и узла поразрядной селекция, третья группа выходов узла формирования логических функций соединена с третьей группой входов узла поразрядной селекции четвертая и пятая группа входов которого подключены соответственно к выходам узла формиро3 70380 ванин внутритетрадных переносов и узла формирования межтетрадных переносов, выходы узла поразрядной селекции подклю " ченьГко входам выходного регйстра, тре- . тья группа входов узла формирования 5 внутритетрадных переносов подключена к выходам узла формирования межтетрадных переносов, выходы узла формирования признаков операций подключены к управ

10 ляющим входам узла транзита, инвертиро, вания и десятичной коррекции и узла поразрядной селекции (2) .

Основным недостатком известного АЛУ является влияние узлов выходного десятич15 ного корректора и поразрядной селекции на временной цикл АЛУ.

Белью изобретения является увеличеI ние быстродействия арифметико-логического устройства.

Поставленная цель достигается тем, что устройство содержит дополнительные узлы транзита, инвертирования и десятичной коррекции, формирования логических функций и формирования внутритетрадных 25 переносов, причем входы дополнительного узла транзита, инвертирования и десятичной коррекции подключены к прямым .и инверсным выходам первого регистра, а выходы подключены к первой группе вхо- 30 дов дополнительного узла формирования логических функций, первая и вторая группы выходов которого соединены соответственно с первой и второй группой входов дополнительного узла формирования 35 внутритетрадных переносов, третья группа выходов которого подключены к выходам узла формирования межтетрадных переносов, а выходы соединены с шестой группой входов узла поразрядной селекции, седьмая группа входов которого подключена к третьей группе выходов дополнительг ного узла формирования логических функ«, ций, вторая группа входов которого подключена к выходам второго регистра.

Кроме того, узел поразрядной селекшщ содержит в каждом разряде элементы И и ИЛИ, причем выходы элементов И.подключены ко входам элемента ИЛИ, выход

50 которого соединен с выходом соответствующего разряда узла поразрядной селекции, первые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и третьей групп входов узла поразрядной селекции, а вторые входы соединены соответственно с первым, вторым и третьим управляющими входами узла поразрядной селекцни, соответствующий вход третьей группы входов подключен также к первому инверсному входу четвертого элемента И и первому прямому входу пятого элемента И, второй прямой и второй инверсный входы которых соединены с соответствующим входом четвертой группы входов узла поразрядной селекции, первый инверсный вход шестого элемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу седьмой группы входов узла поразрядной селекции, соответствующий вход шестой группы входов которого соединен со вторым прямым входом шестого и вторым инверсным входом седьмого элемента И, третьи инверсные входы которых совместно с третьими прямыми входами четвертого и пятого элементов И подключены к соответствующему .входу пятой группы входов узла поразрядной се лекции, четвертый управляющий вход которого соединен с четвертыми входами четвертого, пятого, шестого и седьмого эле ментов И.

Сущность изобретения поясняется чертежами, где на фиг. 1 приведена структурная схема АЛУ, на фиг. 2 — функционалная схема узла транзита, инвертирования и десятичной коррекции (для определенности рассматривается 1-я тетрада), на фиг. 3 — функциональная схема узла поразрядной селекции (для определенности рассматривается ) -й разряд 1-ой тетр ады узла пор азрядной селекции ) .

Устройство содержит два регистра 1 и 2, узел 3 транзита, инвертирования и десятичной коррекции, входы которого соединены с прямым 4 и инверсным 5 выходами входного регистра 2, узел 6 формирования логических функций И, ИЛИ, исключающее ИЛИ", входы которого соединены с выходом входного регистра 1 с выходом узла 3 транзиста, инвертирования и десятичной коррекции, узел 7 формирования межтетрадных переносов, входы которого соединены с выходами 8 и 9 значений функций соответственно И и ИЛИ узла 6 формирования логических функций, узел 10 формирования внутритетрадных переносов, входы которого соединены с выходом узла 7 формирования межтетрадных переносов, а также с выходами 8 и 9 значений функции соответственно И и ИЛИ узла 6 формировании логических функций;узел 11 поразрядной селекции, входы которого соединены с выходами 8, 9 н 12 значений

5 703808 функции соответственно И, ИЛИ, "искпючаюшее ИЛИ узла 6 формирования логических функций, выходной регистр 13, узел 14 формирования признаков операций, выходы 15 которого соединены с управ ляюшими входами 16 и 17 соответственно узла транзита, инвертирования и десятичной коррекции и узла 1 1 узел 18 транзита, инвертирования и десятичной коррекции, входы которого соеди о иены с прямым 4 и инверсным 5 выходами входного регистра 2, а управляющий вход 19 соединен с выходом 15 узла 14 формирования. признаков операции, допоп15 нитепьный узеп 20 формирования погических функций И, ИЛИ, исключаюшее ИЛИ", входы которого соединены с выходом входного регистра 1 и с выходом дополнитепьного узла 18 транзита, инвертиро20 вания и. десятичной коррекции, дополнительный узеп 21 формирования внутритетрадных переносов, входы которого соединены с выходами 22 и 23 значений функций соответственно И и ИЛИ узла 20 формирования логических функций, а также с выходом узла 7 формирования межтетрадных переносов. Дополнительные входы узла 1 1 поразрядной селекции соединены с выходом 24 значения функции исключающее ИЛИ узла 20 формирования погических функций, с выходами узла 7 формирования межтетрадных переносов и узлов

10 и 21 формирования внутритетрадных переносов. Выход узла 11 поразрядной сепекции соединен со входом выходного регистра 1 3.

Узеп 18 транзита, инвертирования и десятичной коррекции (фиг. 2) содержит выходной коммутатор 25, входы 26 кото- 4р рого соединены с прямыми (X4i,Х>,-,Х21,х„,) входами входного регистра 2j, значения которых поступают на выходы коммутатора 25 при наличии управпяюшего сигнала со входа 27. Входы 4

28 коммутатора 25 соединены с инверсными (Х4.,х 1 ха, "ic ) выходами о ного регистра 2, значения которых поступают на выходы коммутатора

25 при наличии управляющего сигнала со входа .29. Вход 30 коммутатора 25.соединен. с выхода значения Х вход ного регистра 2, вход 31 - с выходом значения Х - входного регистра 2. а1

Ю

В узеп 18 входят также эпеменФ искпю- 55 чающее ИЛИ 32, входы которого соединены с выходами значений Х, входного регистра 2, а его выход соединен со входом 33 коммутатора 25, эпемент И 34, входы которого соединены с выходами значений х - Я - („.

21 > входного регистра 2, а его выход соеди» нен со входом 35 коммутатора 25, значения с входов 30, 31, 33 и 35 которого поступают на выходы коммутатора

25 при наличии управляющего сигнала со входа 36. . Узел 11 поразрядной селекции (фиг. 3) содердит элемент И 37 прямой вход которой соединен с выходом значения функции И узла 6 формирования логических функций, значение Q поступает ка выход узла 11 поразрядной селекции при наличии на втором прямом входе элемента И 37 управляющего сигнала со входа

38, элемент И 39, прямой вход которого соединен с выходом значения Т функции ИЛИ узпа 6 формирования логических функций, поступающего на выход узла 11 поразрядной сепекции при наличии на втором прямом входе элемента И 39 управляющего сигнала со входа 40, элемент

И 41, прямой вход которого соединен с выходом, значения Н функции- "нскпючающее ИЛИ" узла 6 формирования логических функций, поступающего на выход узла 11 поразрядной селекции при наличии на втором прямом входе элемента И

41,управпяющего,сигнапа со входа 42.

Выход значения Н4 функции "исключающее ИЛИ" узла 6 формирования логических функций соединен с инверсным входом элемента И 43 и с прямым входом эпемента И 44. Выход С1. узла 10 формирования внутритетрадных переносов соединен с прямым входом элемента И

43 и с инверсным входом элемента И 44.

Выход значения Н > функции исключающее ИЛИ" узла 20 формирования логических функцйй соединен с инверсным входом эпемента И 45 и. с прямым входом эпе-, В мента Й 46. Выход <$ узла 21 фор- мирования внутритетрадйых переносов соединен с прямым входом элемента И 45 и с инверсным входом эпемента И 46.

Выход Р узла 7 формирования меж тетрадных переносов, формирующего перенос из i --ой тетрады, в которой находится 1 -й разряд, соединен с прямыми входами эпемента И 43 и элемента И 44, а также с инверсными входами элемента

И 45 и элемента И 46. При наличии управляющего сигнала со входа 47 на пря- .мых входах элементов И 43-46 происходит передача информации с их входов на выход узла 11 поразрядной сепекпии и

3808 8 аналогично сложению десятичных чисел.

При выполнении операций двоичной арифметики при-сложении операндов yama

3 и 18 транзйта, инвертирования и десятичной коррекции пропускают информапито транзитом, а при вычитании — осуЗо шес твляют инверсию операнда (при вы читании операнд поступает на входной регистр 2). B дальнейшем процесс происходит аналогично=йроцессу выполнения операций десятичной арифметики при одинаковых знаках операндов. Однако, неза висимо от того, возник перенос из т -ой тетрады, где находится -й разряд, или нет, результат получится одинаковый, так как узлы 3 и 18 транзита, инверти40 рования и десятичной коррекции дают на выходе одинаковые значения.

Данное арифметико-логическое устройство йозволяет повысить быстродействие .примерно на 25% при увеличении объема

45 оборудования на 20% (формат обрабатываемой информации двухбайтный, формирование разрядных переносов по параллельно-параллельному способу). Это достигнуто за счет того, что из АЛУ иск50

70 элемент ИЛИ 48, входы которого соединены с выходами элементов И 37, 39, 41 и 43-46.

АЛУ работает следующим образом.

При выполнении логических операций операнды поступают на входные регистры

1 и 2. Узлы 3 и 18 транзита, инвертирования и десятичной коррекции пропускают информацию транзитом (беэ преобразования). С помощью узла 6 формиро— ванин логических функций выполняются. логические операции, И, ИЛИ, "исключающее ИЛИ,.Выходы 8, 9 и 12 соединены с узлом 11 поразрядной селекции, на управляющий вход 17 которого подан сигнал нужной логической операции, после чего на выходе узла 11 появится результат, который записывается в выходной регистр 1 3.

При выполнении операций десятичной, арифметики в случае, когда операнды имеют одинаковые знаки, они обрабатываются в прямых кодах . Операнды постуnaior на входные регистры 1 и.2. Узел

18 транзита, инвертирования и десятичной коррекции пропускает информацию транзитом, а узел 3 транзита, инвертирования и десятичной коррекции осущест, easer увеличение каждой десятичной цифры на шесть. Межтетрадные переносы в узле 7 формируются с учетом избытка, введенного в каждую десятичную цифру.

Внутритетрадные переносы, сформирован- ные узлом 10 формирования внутритетрадных переносов, формируются с учетом избытка шесть, а внутритетрадные пере ломы, сформйрованные узлом 21 формирования внутритетрадных переносов — без учета избытка. шесть. Узел 6 формирования логических функций формирует результат поразрядного сложения по модулю два с учетом введенного избытка шесть, а узел 20 формирования логических функ- ций — без учета избытка шесть. В узле

ll поразрядной селекции осуществляется поразрядное сложение по модулю два результата, сформированного.узлом 10 формирования внутритетрадных переносов, и значения функции исключающее ИЛИ", сформированного узлом 6 формирования логических функций, а также поразрядное слежение по модулю два результата, сформированного узлом 21 формирования. внутритетрадных переносов, и значения ,функции исключающее ИЛИ, сформированного узлом 20 формирования логических функций. При этом, если возник перенос иэ .j-ой тетрады, на выход поступает результат тетрады, учитывающий введенный избыток шесть, а если такого переноса не возникло — неучитывающий избыток шесть. Знак результата определяется знаком операндов.

В случае, когда операнды имеют разные знаки, операнд с положительным знаком подается в входной регистр 1, oneранд со знаком минус - во входной ре10 гистр 2. При этом узел 3 транзита ., инвертирования и десятичной коррекции осушествляет инвертирование операнда, а узел 18 транзита, инвертирования и десятичной коррекции — формирование допол)пения до девяти каждой десятичной цифры.

Далее вычислительный процесс происходит аналогично рассмотренному выше Если результат получается со знаком минус, ra для получения прямого кода отрицательного числа последний .поступает во входной регистр 2, а во входной регистр 1 записываются нули. Затем все происходит лючен узел выходного десятичного корректора, вносящий временную задержку при выполнении всех операций, а узел поразрядной селекции объединен с узлом поразрядного формирования суммы, что фактически исключило временную задержку и на селекцию информации..

Формула изобретения

1. Арифметико-логическое устройство, содержащее два входных регистра, узел

703808

10

45

55 транзита, инвертирования и десятичной коррекции, узел формирования догическ % функций, узел формирования межтетрадных переносов, узел формирования внутритетрадных переносов, узел поразрядной селекции, выходной регистр, узел формирования признаков операций, причем входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла формирсв ания логических функций, ко второй группе входов которого подключены выходы второго входного регистра, первая и вторая группы выходов узла формирования логических . функций соединенй соответственно с пер вой и второй группами входов узла формирования межте традных переносов узла формирования внутритетрадных переносов и узда поразрядной селекции, третья группа выходов узла формирования логи» ческих функций соединена с трутьей груп-, пой входов узла поразрядной селекции, четвертая и пятая группы входов которого подключены соответственно к выходам узла формирования внутритетрадных переносов и узла формирования межтет,радных переносов, выходы узла поразрядной селекции подключены ко входам выходного регистра, третья группа входов узла формирования внутритетрадных пере-. носов подключена к выходам узла формирования межтетрадных переносов, выходы узла формирования признаков операций подключены к управляющим входам узла транзита, инвертирования и десятичной коррекции и узла поразрядной селекции, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, устройство содеркит дополнительные узлы транзита, инвертирования и десятичной коррекции, формирования логических функций и формирования внутритетрадных переносов, причем входы дополнительного узла транзита, инвертирования и десятичной коррек ции подключены к прямым и инверсным выходам первого регистра, а выходы подключены к первой группе входов доподнцтедьного узла формировании логичеоких функций» первая и вторая группа выходов которого соединены соответственно с пер

Юй и второй группой входов дополнительного узда формирования внутритетрадных переносов, третья группа выходов которога:подключена к выходам узла формирования межтетрадных переносов, а выходы соединены с шестой группой входов узла поразрядной селекции, седьмая группа вхо- дов которого подключена к третьей группе выходов дополнительного узла формирования логических функций, вторая группа входов которого подключенв к выхода м второго регистра.

2. Арифметико- логическое устройство по п. 1, о т л и ч а ю щ е е с я тем, что узел поразрядной селекции содержит .в каждом разряде элементы И и ИЛИ, при чем выходы элементов И подключены ко входам элемента ИЛИ, выход которого со е шнен с выходом соответствующего разряда узла подразрядной селекции, первые входы первого, второго и третьего элементов И соединены с соответствующими

° входами первой, второй и третьей групп

20 входов узла поразрядной селекции, а вторые входы соединены соответственно с первым, вторым и третьим управляющими входами узла поразрядной селекции, со25 ответствующий вход третьей группы входов подключен также к первому инверсно му входу четвертого элемента И и первому прямому входу пятого элемента И, второй прямой и второй инверсный вхо-30 ды которых соединены с соответствук щим входом четвертой группы входов узла поразрядной селекции, первый инверсный вход шестого эдемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу седьмой группы входов узда поразрядной селекции, соответствующий вход шестой группы входов которого соединен со вторым прямым входом шестого и-второго инверсным входом седьмого элемента И, третьи инверсные входы которых совместно с третьими прямыми входами четвертого и пятого элементов И подключены к соответствующему входу 1пятой: группы входов узла поразрядной селекции, четвертый управдяющий вход которого соединен с четвертыми: входами четвертого, пятого, шестого и седьмого элементов И.

Источники информации, принятые во внимание при экспертизе

1. Дроздов. Б, A. и др. Электронные вычислительные машины EC„M,„Машиностроение, 1976, с. 206 213

2. Отчет по НИР Б 307997 Исследование некоторых вопросов,организации структуры и использования ЭВМ ", gll этап, 17/72, Минск, МРТИ, 1973, с. 167 (прототип)