Аналого-цифровой преобразователь с коррекцией динамических погрешностей

 

О П И С А Н И Е о,705670

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 25.04,77 (21} 2478750/18 21

1 с присоединением заявки РЙ (23) Приоритет (51)M. Кл.

Н ОЗ К 1З/17

3Ъоударотаеннмй комитет

CCCP

No делам изобретений н открытий

Опубликовано 25.12.79 Бюллетень М 47 (53) УД К 681 325 (088.8) Дата опубликования описания 25.12.79

А. И, Ворожейкин, Е. А. Ломтев, Ю. В. Полубабкин, Ю;--Пг-Прозоров:и В. М. Шляндин

С, г (72) Авторы изобретения I о (7l ) Заявитель

Пензенский политехнический институт (54) АНАЛОГΠ— ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С КОРРЕКЦИЕЙ

ДИНАМИЧЕСКИХ ПОГРЕШНОСТЕЙ

Изобретение касается измерительной и вычислительной техники и может быть использовано для преобразования быстроизменяюшихся во времени сигналов в цифровой код.

Известен аналого-цифровой преобразователь,, содержащий сравнивающее устройство, блок суммирования, преобразователь кода в напряжение, регистр триггеров, элементы И, тактовьгя генератор и распределитель тактовых импульсов (1).

Однако в известном устройстве время суммирования компенсационного напряжения и . напряжения управляемого делителя входит в такт уравйовешивания, в результате чего увеличивается время преобразования.

Наиболее близким по технической сущности к предлагаемому устройству является преобразователь, содержащий генератор тактовых импульсов, управляющий распределителем. импульсов, выход последнего присоединен к входам основного и дополнительного преобразователей кода в напряжение и входу управляемого делителя напряжения, основного и двух допол нительных сравнивающих устройств с блоками суммирования на одном из входов, двух элементов И и цифрового сумматора, причем входы блоков суммирования основного срав. нивающего устройства присоединены к анало5 говым выходам основного и дополнительного преобразователей кода в напряжение, цифровые выходы которых соединены с входом цифрового сумматора, а выход основного сравнивающего устройства присоединен к входам основ10 лого преобразователя кода в напряжение и к первым входам элементов И, вторые входы которых присоединены к выходам дополнительных сравнивающих устройств, а . ыходы элементов И присоединены ко входу дополни15 тельного преобразователя кода в напряжение, выход управляемого делителя напряжения присоединен к первым входам блоков сумми- ровання дополнительных сравнивающих устройств вторые входы которых соединены с выходом

20 блока суммирования основного сравнивающего устройства, а вторые входы дополнительных сравнивающих устройств присоединсны к входной клемме преобразователя t2J.

7т)567

Дапньпт преобразователь обладает относительно низким быстродействием из-за значительного влияшля на время такта преобразования ттгрРт тетпт Опера!!ил с)" !миров т!тпл ком!!е . сацианного налряжетптя с напряжением управляемого делителя.

Цель изобретения — повьппение быстродей, ствия преобразователя, Для этого в аналого-тптфровом преобразбвателе с коррекцией динамических погрешнас- !О тей; содержащем генератор тактовых импульсов, выход которого соединен с входом распределителя импульсов, выходы которого соот ветственно соединены е первыми входами первого и второго преобразователей кода в напряжение и входами управляемого делителя напряжения, выход которого соединен с первыми входами первого и второго блоков суммирования, выходы которых соединены соответственно с первыми входами первого и второго блоков сравнения, выходьг которых подключены к первым входам первого и второго элементов И, выходы которых соединены с соответствующими вторыми входами второго преобразователя кода в напряжение, а вторые входы первого и второго элементов И соединены с вторыми входами первого преобразователя кода в напряжение и выходом третьего блока сравнения, один вход которого подключен к шине второго сигнала, а второй вход соедттнен с выходом третьего блока суммирования, первый и второй входы которого соединены соответственно с аналоговыми, вьжодами первого и второго преобразователей кода в напряжение, цифровые выходы которых подключены к соответствутощим входам цифрового сумматора, выход которого соединен с шиной выходного кода, вторые входы первого и второго блоков суммирования соединены с шиной входного сигнала, а выход третьего блока сум40 мирования соединен с вторыми входами первого и второго блоков сравнения.

На чертеже приведена структурная электрическая схема предложенного устройства.

Преобразователь содержит генератор 1

45 . тактовых импульсов, управляющий распределителем 2 импульсов, который подсоединен к входам первого и второго преобразователей

3 и 4 кода в напряжение, блоки сравнения

5, 6 и 7 с блоками суммирования 8, 9 и 1050 соответственно на одном из входов, управляе-. мый делитель напряжения 11, два элемента

И 12, 13 и цифровой сумматор 14, причем входы блока суммирования 10 прйсоединены

55 соответственно к аналоговым выходам преобразователей 3, 4, цифровые выходы которых соединены с вхоДом цифрового сумматора 14, а выход блока 7 сравнения присоединен к

4 вторым входам преобразователя 3 и к вторым входам элементов И 12, 13, первые входы которых присоединетпт соатветстнетттта к выходам

G!!oêoï 6, 5 тратт!те!!!та, а выходы э!те тат!готт

И 12, 13 ттрисасдппе ка входам преобразователя 4, выход уттравляемого делителя напряжения 8 присоединен к первым входам.бло1 ков 8, 9 суммироваттия, вторые входы которьтх соетплттеньт с шиной входного сигттала, а выход блока 10 суммирования подключен к вторым входам блоков 5, 6 сравнения..

Предлагаемьпл преобразователь осуществляет преобразоватттле входных изменяющихся сигналов в двоичньпт код.

Преобразуемый сигнал падается на входы блока 7 сравнения и двух блоков суммирования 8 и 9. Па сигналу запуска с генератора 1 тактовых импульсов начиныот поступать импульсы на распределитель 2 тактовых импульсов, с шин которого управляющие сигтильт последовательно поступают на входы преобразователей 3 и 4 кода в напряжение и управляемого делителя напряжения 11. Происходит процесс аналога-цифрового поразрядного уравновешивания измеряемого напряжения компенl сируюпПлм напряжением 0,>к, равным сумме выходных напряжений U и U< и преобразователей 3 и 4ркоторое образуется на выходе блока 10 суммирования, При этом кампенсирутощее напряжение U „поступает одновременно и на входы блоков сравнения 5 и 6, причем в блоке 6 сравнения происходит сравнение этого напряжения с суммой преобразуемого сигнала О, и напряжения U вырабатываемого управляемым делителем ттапряжеттия

11 па каждом такте, равным весу данного разряда иа данном такте уравновешивания (U + U 3, а в блоке 5 сравнения — сравнение этого напряжения с разностью U< и Ug (0 — 0 ). Сумма и разность образуются соот. ветствепно на блоках суммировышя 9, 10. Если процесс уравновешивания тщет правильно, то всегда выполняются условия:

-. и . Ux, Up„ + ок х 1) ф (.) ок

В случае, если эти условия нарушаются, то происходит коррекция U„,, т, е. преобразо ватель кода в напряжение 4 вырабатывает отрицательное напряжение (— т.) „) при срабатывании блока 6 сравнения и положительное напряжение (+U«) при срабатывании блока 5 сравнения, который срабатывает при U> — U )

> Ц>„, т. е. при нарушении второго условия.

Таким образом, возможна коррекция погреш. ности на каждом такте уравновешивания. Результитующий код формируется в цифровом сумматоре 14 в конце цикла преобразования.

Такт уравновешивания преобразователя скла7056

8054/63 исное ент", оектная, 4 дывается нз времени установления компенсирующего напряжения в преобразователе кода в напряжение (Tä л), времени суммирования

2-х напряжений в блоке суммирования (Т ) и времени, отводимого на сравнение вхОдного напряжения с компенсирующим напряжением (Т )

Ъ кт пкн э р с Р

В противопоставляемом устройстве время такта уравновешивания складывается из вре- . О мени установления компенсирующего напряжения в преобразователе кода в напряжение (Т„„„), времени суммирования 2-х напряжеййй в схеме суммирования основного сравнивающего устройства (Т, - ), времени сумми- 15 рования 2-х напряжений 0 „и U в схеме -: суммирования дополнительных сравнивающих устройств (Т ) и времени, отводимого на сравнение входного напряженная с суммой (u,„+ u<) (Т, ), 0

=Т +Т +Т +Т тдкт ир пкн Е Б к cP .

Таким образом, вследствие распараллеливания операций суммирования напряжений пред:лагаемое устройство обладает большим быстродействием по сравнению с прототипом. Формула изобретений

/Аналого-цифровой преобразователь с коррекцией динамических погрешностей, содержащий .генератор тактовых импульсов, выход которого соединен с входом распределителя импуль- 0 сов, выходы которого соответственно соединены с первыми входами первого и второго преоб,разователей кода в напряжение и входами управляемого делителя напряжения, выход ко1у

70 6 торого соединен с первыми входами первого и второго блоков суммирования, выходы ко- торых соединены соответственно с первыми входами первого и второго блоков сравнения, выходы которых подключены к первым входам первого и второго элементов И, выходы которых соединены с соответствующими вторыми входами второго преобразователя кода в напряжение, а вторые входы первого и второго элеменгов И соединены с вторыми входами первого преобразователя кода в напряжение и выходом третьего блока сравнения, один вход которого подключен к шине входного сигнала, а второй вход соединен с выходом третьего блока суммирования, первый и второй входы которого соединены соответственно с аналоговыми выходами первого и второго преобразователей кода в напряжение, цифровые выходы которых подключены к соответствующим входам цифрового сумматора, выход которого соединен с шиной выходного кода, о т л и ч а io шийся тем, что, с целью повышения быстродействия вторые входы первого и второго блоков суммирования соединены с шиной входного сигнала, а выход третьего блока суммирования соединен с вторыми входами первого и второго блоков сравнения.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР No324705 кл. Н 03 К 13/17, 25.11.72.

2. Авторское свидетельство СССР Х 439913, кл. Н 03 К 13/17, 21.03.75 (прототип).