Устройство для генерации одиночных импульсов
ъ1
ОП ИКАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
<о711670 (61) Дополнительное к авт. свид-ву— (22) Заявлено 080977(21) 2523852/18-21 (51}М. Кл.2 с присоединением заявки М.—
Н 03 К 3/78
Государственный комитет
СССР оо делам изобретений и открытий (23) Приоритет (53) УДК 621.374. .38(.088.8) Опубликовано 25.0180. Бюллетень М 3
Дата опубликования описания 2501.80 (72) Автор. изобретения
Н.Н. Косойкин (71} Заявитель (54) УСТРОЙСТВО ДЛЯ ГЕНЕРАЦИИ ОДИНОЧНЫХ
ИМПУЛЬСОВ
Изобретение относится к импульсной технике и может быть использовано в устройствах преобразования, обработки и передачи дискретной информации.
Известен формирователь одиночных импульсов (1), построенный на четырех RS-триггерах, четырех логических элементах И-НЕ и инверторе.
Недостатком данного устройства
1О является невысокая стабильность длительности формируемых импульсов, поскольку на формируемый импульс накладывается нестабильность времени срабатывания тракта $op poвания импульса, состоящего из трех логических элементов И-НЕ и инвертора.
От вышеуказанного недостатка своборбто устройство для генерации одиночных импульсов (2), в котором вырабатываемый импульс проходит всего лишь через один элемент И-HE.
Недостатком данного устройства является то, что длительность генерируемых им импульсов равна длительности тактового сигнала, а в синхронизированных системах дискретной обработки информации предпочтительнее оперировать одиночными импульсами, равными по длительности периоду тактовой частоты, потому что использование одиночных импульсов с длительностью, меньшей длительности периода тактовых сигналов, усложняет их последующую обработку в дискретных системах. Другими словами, прототип обладает невыеокими Функциональными возможностями.
Целью изобретения является создание устройства для генерации одиночных импульсов с расширенными функ. ционными возможностями.
Для достижения укаэанной цели в иэвестное устройство, содержащее
RS-триггер, S- вход которого подключен к первому входу первого логического элемента И-НЕ, второй вход которого подключен к выходу
RS-триггера, R — вход которого подключен к выходу второго логического элемента И-НЕ, первый вход которого подключен к выходу D-триггера, первый вход которого подключен к шине асинхронных сигналов, а вгорой вход подключен к шине тактовых сигналов, а также инвертор, дополнительно введены Т-триггер, интегрирующая RS-цепь и дополнительный инвертор, выход которого через интегри711670
Работа устройства происходит следующим образом: асинхронный входной
5 сигнал, поступив на шину 1, не изменяет состояния RS-триггера 4, в связи с чем на первом входе T-триггера 8 появляется единичный потенциал, который не меняет состояния
Т- триггера. При подаче на шину 2 первого тактового сигнала на выходе
D-триггера 3 устанавливается единичный потенциал, подготавливая тем .самым анализ совпадения сигналов на логическом элементе 6 H-HE.
Логическая единица, поступающая с. выхода инвертора 7 на первый вход
Т-триггера 8, появляется на его выходе по заднему фронту тактового щ сигнала. На выходной шине 10 устанавливается единичный потенциал, а на нулевом выходе T-триггера 8 и входе дополнительного инвертора 11 нулевой потенциал. С подачей второго рующую RS-цепь подключен ко второму входу второго логического элемента
И-НЕ, третий вход которого соединен со входом дополнительного инвертора и нулевым выходом Т-триггера, первый вход которого через инвертор соединен с выходом первого логического элемента И-НЕ, а второй вход соединен со вторым входом D-триггера, первый вход которого соединен с .S-входом ВЯ-триггера.
1О
Электрическая структурная схема предлагаемого устройства приведена на чертеже.
Устройство содержит шину 1 асинхронного сигнала, шину 2 тактовых сигналов, D-триггер 3, RS-триггер
4, первый логический элемент 5
И-НЕ, второй логический элемент 6
И-НЕ, инвертор 7, Т-триггер 8, конденсатор 9, выходную шину 10, дополнительный инвертор 11 и резистор 12. 20
В исходном состоянии асинхронный сигнал на шине 1 отсутствует, а на шину 2 поступают тактовые сигналы.
Нулевой потенциал, будучи приложенным к входу D-триггера 3, S-входу
RS-триггера 4 и ко входу первого логического элемента 5 И-НЕ, поддерживает на выходе D-триггера 3 нулевой потенциал, на выходе RSтриггера 4 и на выходе первого логического элемента 5 И-НЕ единичный потенциал. Нулевой потенциал выхода D-триггера 3, приложенный к первому входу второго логического элемента И-НЕ б, поддерживает единичный потенциал íà его выходе и. на
R-входе RS-триггера 4. На выходе инвертора 7 устанавливается уровень логического нуля, а на нулевом выходе Т-триггера удерживается единичный потенциал, благодаря кото - 4О рому на конденсаторе 9 и втором входе второго логического элемента И-НЕ поддерживается нулевой потенциал, тактового сигнала по его заднему фронту Т-триггер 8 перебрасывается в первоначальное состояние, установив на выходной шине 10 нулевой потенциал, а на нулевом выходе единичный потенциал . На выходе логического элемента б И-НЕ u R-входе
RS-триггера 4 появляется нулевой потенциал, длительность которого во времени определяется временем разряда конденсатора 9 через резистор 12. Под воздействием нулевоюо потенциала RS-триггер 4 перебрасывается в противоположное состояние, которое сохраняется им до момента окончания действия входного асинхронного сигнала, запрещая тем самым поступление логической единицы на первый вход Т-триггера.
При поступлении нулевого потен-. циала на шину 1 RS-триггер 4 возвращается. в исходное состояние, а с подачей очередного тактового импульса D-триггер 3 также.возвращается в исходное состояние. Наличие единичного потенциала на выходной шине 10 соответствует существованию одиночного импульса.
Устройство обеспечивает генерацию одиночных импульсов с длительностью, равной периоду следования тактовых сигналов, позволяет расширить функциональные возможности устройства и упрощает дальнейшую обработку импульсов. Возможно также использование устройства в устройствах нормирования длительности асинхронных сигналов.
Формула изобретения
Устройство для генерации одиночных импульсов, содержащее RS-триггер, S- вход которого подключен к первому входу первого логического элемента И-НЕ, второй вход которого подключен к выходу RS-триггера, R— вход которого подключен к выходу вто;,рого логического элемента И-НЕ, первый вход которого подключен к выходу D-триггера, первый вход которого подключен к шине асинхронных сигналов, а второй вход подключен к шине тактовых сигналов, а также инвертор, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, в него введены Т-триггер, интегрирующая RS-цепь и дополнительный инвертор, выход которого через интегрирующую RS-цепь подключен ко второму входу второго логического элемента И-НЕ, третий вход которого соединен с входом дополнительного инвертора и с нулевым выходом Ттриггера, первый вход которого через
/ инвертор.подключен к выходу первого логического элемента И-НЕ, а второй вход соединен со вторым вхо711670
Составитель В. Муляр
Ре акто . Милитеев Те е М. Келемеш Ко екто В. Б тяга
Заказ 9025/41 Тираж 995 Корректор
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035 Москва Ж-35 Ра ская наб.
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 дом D-òðèããåpà, первый вход которого соединен с S-входом RS-триггера.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
9 528693, кл. Н 03 К 3/78, 15.09.76.
2. Авторское свидетельство СССР
М 501470, кл. Н 03 К 3/78, 30.01.76.