Счетчик-таймер

 

, °

О П=И-С АН И Е

ИЗОБРЕТЕНИЯ

«ii71l689

Союз Советсних

Социалистических

Респубпии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 18.07.75 (21) 2157479/18-21 с присоединением заявки 34 (23) Приоритет (51)М. Кл.

Н 03 К 23/00

G 06 F 1/04

Гасударстввннмй комитет

СССР

Опубликовано 25.01.80. Бюллетень Ра. 3

Дата опубликования описания 30.01.80 но делам изобретений и аткрытнй (5З) ЙК 621.373. .2 (088.8) (72) Авторы изобретения

В. Е. Панкин, О. А. Знаменский и В. В. Виноградов (7I) Заявитель (54) СЧЕТЧИК- ТАЙМЕР

Изобретение относится к импульсной технике.

Известно устройство для счета и преобразования импульсного сигнала, содержащее дешифратор, арифметическое устройство, блок памяти

5 с произвольным обращением, адресное устройство, блок сравнения, логические элементы управляющей логики, генератор, регистр, счетчики с устройствами записи и сброса (1).

Недостатком данного устройства является его сложность.

Наиболее близким по технической сущности к заявленному является устройство, содержащее входной логический элемент И, входы которого соединены с шинами сигналов записи и адреса, а выход которого подключен к первым входам регистра и логического элемента ИЛИ, второй вход которого подключен к шине сброса, третий вход соединен с выходом блока сравнения и первым входом выходного логического элемента ИЛИ, второй вход которого через первый логический элемент И соединен с первым выходом счетчика и первым входом второго логического элемента И, вторые входы упомянутых логических элементов И соединены с первым входом блока сравнения, шиной сигнала управления режимом и первым входом дешифратора, второй вход которого соединен с регистром и вторым входом блока сравнения, третий вход которого подключен к третьему входу дешифратора и второму выходу счетчика, первый вход которого соединен с выходом упомянутого логического элемента ИЛИ Ю.

Недостатком данного устройства является невозможность его использования в качестве широтно-импульсного модулятора и интерполятора.

Белью изобретения является широтно-импульсная модуляция и интерполяция входных сигна. лов.

Поставленная цель достигается тем, что в устройство, содержащее входной логический элемент И, входы которого соединены с шинами сигналов записи и адреса, а выход подключен к первым входам регистра и логического элемента ИЛИ, второй вход которого подключен к шине сброса, третий вход соединен с выходом блока сравнения и первым входом вы40

3 7 ходногс;1огического элемента ИЛИ, второй вход которого "срез первый лоп1ческий элемент И соединен с первым выходом счетчика и первым входом второго логического элемента И, вторыс входы упомянутых логигеских элементов И .:оецинены с первым входом блока сравнения, шиной сигнала управления режимом и первым входом дешифратора, второй

ВхОд которого соединен с реГистром и BTopbl. «I входом блока сравнения, трег11й вход которого подкл1очсн к третьему входу дешнфратора и второму выходу счетчика, первый вход которого соединен с выходом упомянутого лопьческого элемента ИЛИ, введены два дополнительных логических элемента ИЛИ, триггер, логический элемент И вЂ” ИЛИ,, блок вентилей н блок пуска, первый вход которого соединен с шиной счетного сигнала, второй вход -- с шиной сброса, третий вход — с выходом счетчика, четвертый

ВХОД ПОДКЛЮЧЕН К ВЫХОДУ ВХОДНОГО ЛОГ11ЧЕСКС го элемента И, а выход блока пуска соединен с дополнительным входом блока сравнения, вторым. входом счетчика и первым входом логического элемента И вЂ” ИЛИ., Второй вход которого соединен с шиной сигнала управления режимом, третий вход подключен к выходу регистра, четвертый вход соединен со вторым выходом счетчика и первым входом блока вентилей, второй вход которого соединен с шиной сигнала адреса, третий вход — с шиной сигнала считывания, а выход подключен ко второму входу регистра, причем первый вход одного дополнительного лоп1ческого элемснта ИЛИ соединен с шиной сброса, второ11 его вход соединен с выходом блока сравнспня, а выход упомянутого дополнительного логического элемента ИЛИ соединен с первым входом триггера, . выход которого подключен к третьему входу выходного логического элемента ИЛИ, четвертый вход которого соединен с выходом Логического элемента И вЂ” ИЛИ. Нри это;. Второй вход триггера соединен с выходом второго дополнительного логического элемента ИЛИ, первый вход которого соединен с выходом входного логичсско"o элемента И, а на второй вход подключен к Выходу второго нз y НОмянутых логических элементов И, приче1n пятый вход блока пуска соединен с цгиной сигнала управления режимом.

Структурная электрическая схема Описываемого устройства приведена на чертеже.

Устройство содерж11т логический элемент И

1, регистр 2, дешифратор 3, счетчик 4, блок сравнения 5, логические элементы ИЛИ 6 — 9, блок вентилей 10, триггер 11, логические элементы И 12, 13, логический элемент И вЂ” ИЛИ

14, блок пуска 15. На входные шины 16, 17 поданы соответственно сип1ал управления ре1! 689 4 жимом и счетный сигнал, на шины 18, 19 поданы сигнал записи и сигнал адреса, на шину

20 подан скп1ал считывания, иа шину 21 подан сигнал сброса, с выходов 22, 23 снимаются информационные сигналы, с выхода 24, 25 снкмаютсл выходные управляющие сигналы.

Устройство может работать в одном из основных режимов н представлять cîáîé:

a) делитель, распределитель,, накопитель импульсов; б) регистр с дешифратором; в) формирователь задержки;

Г) модулятор (широтно- импульсный); д) 1п1терполятор.

Выбор режима осуществляется подачей того или иного кодового потенциального сигнала на шину 16. Этот сигнал включает те цепи, которые должны сработать в выбранном режиме.

Импульсы входной частоты поступают через входну1о шипу 17 на вход блока пуска 15, который запускается от логического элемента И

1 при сип1але операции Запись, поступающему на вход по шинам 18, 19, По команде Запись информация записывается в регистр 2. Смысл кода в регистре 2 зависит от режкма работы. Так в режиме "а" он определяет коэффициент деления счетчика, в режиме "б" — информацию, передаваемую на выходы 22, 23 через дешифратор 3, в режимах "в" и "г" — длительность интервала времени, причем в режкмс "г обеспечивается цикличная работа, в режим: "д" регистр 2 хранит па12аллельный код, преоораэуемый в уннтарныи.

C«eri12lê 4 и блок сравпенчя 5 обеспечивают соо112е2стяегпlo счет импульсов и сравнение

:«x колк Icc1»«a с содержимым регистра 2, т. е. с заданным кодом числа. Счетчик 4 сбрасывается при операции За.тись во всех режимах. Со счетчика 4 лараллелы1ый код может быть считан на выход ° ."2 по команде Считывание, поступающей через шину 20 на логический элемент И 1. Код счетчика можст быль также считан через дешифратор 3 на выходы 22, 23, Шина 21 обеспечивает первоначальную установку блока пуска 15, счетчика 4 через логический элемент ИЛИ 6, а также триггера 11 через логический элемент ИЛИ 8. Включение триггера 11 осуществляется через лоп1ческий элемент

ИЛИ 9 либо в момент команды по операции

Запись, либо от логического элемента И 12, срабатывающего от импульса конца цикла счетчика (сигнал переполнения), поступающего с вь1хода переноса счетчика. Функциональный выход 24 является выходом импульсов деления, выходом сипгалов задержки, широтноимпульсной модуляции и число-импульсного кода интерполятора. Логический элемент ИЛИ

7 транслирует сигнал либо с триггера 11, лнб«

71(089 с логического элемента И вЂ” ИЛИ 14 yopMHpo!JBния число-Импульсного кода, либо с блОка сравнения 5, либо с логического элемента И

13.

llpH работе в 1?ежнме дел1ГГH!B 11ь111ульсы входной частоты через п?ину 17 и 6110к 11уск»

15 поступают на счетчик 4 и на выходе блок. сравнения 5, подключаемого к,логичсскоь1у элементу ИЛИ 7 только 1. этом рс;ю?ме, появляется импульс в мамcilT cpBHHCHJIJI с кодом регистра 2, записанным в него по ко.":1анде

Запись.

Этот импульс идет на выход 24, а также че. реэ логический элемент ИЛИ 6 на сброс счетчика 4. Тем самым рсущсствлястся деление на заданный коэффициент. Во всех режимах, кроме режима "б", на дешифратор 3 поступа. ет. импульс с параллельного выхода счетчика.

В режиме ."б" на выходы 22, 23 выводится информация срегистра 2,,что при годключе- 2 нии к ннм внешних логических элементов И либо ИЛИ (не показаны) позволяет осуществлять либо простую передачу информации, либо передачу с дешифрацией или кодированием.

Логический элемент И 13 позволяет использовать в этом режиме и счетчик В качестве полнозарядного двоичного делителя (или накопителя). В режиме "в" схема фор?лирует интерВал времени, пропорциональный коду, записанному в регистр 2, Интервал Времени снимается с триггера 11, который Включается через логические элементы И 1 и ИЛИ 9, а выключается от логического элемента ИЛИ 8 и блока сравнения 5, В режиме "г" схема работает TB«?c, как и 3 в режиме * в" с той разницей, что:штсрвал вр"мени генерируется с периодом двух импульсов, который задается сигналом переполнения счетчика, поступающим через логический элемент

И 12 и логический элеьлент ИЛИ 9 на триггер

ll, обеспечивая повторные включения триггера.

В режиме "д" логический элемент И вЂ” ИЛИ

14 обеспечивает формирование весовых серий импульсов от,счетчика 4 и их передачу HB ПОгический элемент ИЛИ 7 в тех разрядах, которые разрешены регистром 2. Логический элемент И вЂ” ИЛИ 14 обеспечивает равномерное распределение импульсов в.. цикле.

Импульсы ко?ща цикла (переполнение счетчика) сбрасывают блок пуска 15, в результате 5 через выход 24 проходит число импульсов, равное коду.

Формула изобретения

Счетчик-таймер, содержащий входной логический элемент И, входы которого соединены с шинами сип?алов записи и адреса, а выход подключен к первым входам регистра и логического элемента ИЛИ, второй вход которого подключен к 1линс 05роса, трстпи ВхОд СОСДНнсн с ?ыходом бло:;а сравнения и первым входо;л выходног0 ло.: еского элемента И.11И, вход, к010р010 через первый лоп1 1сский элемент И сасдинс1? с первым выходом с?стчика и первым

Входом Вт01?ОГО лоп1чсскОГО элс? 1снта И, втор;.;ю входы упомянутых логичсскнх элементов ; сое IIFHfili: с псрвьIFI входом блока сравнецпп? ., Он?HBJiB управлс??ия режимом и первым E :îçoì JJcï;:ïôpBòopB, второй вход коТоро1о соединен = регистром и Вторым входом блока сравнения,, трет?гй вход которого подключен к третьему входу дсшифратора и Второму выходу счетчика, первый Вход которого соединcH с Выходом упох1111?утого логического элемента ИЛИ, отлнча огднйся тем, что, с целью тниротно-импу??ьсной модуляции и интерГ?оляпип входных сигналов, в него введены два дополнительных лопгчсских элемента ИЛИ, триггер,. Логический элс. лснГ И вЂ” ИЛИ, блок вентилей и Олок пуска, первый Вход KoTopoTG сосдннсн с шнчой счетного сип:ала, Второй вход соединен с цппгой сброса, третий вход coeJJHIген с

Выходом счстч??ка, четвертый вход подключен к Выходу входч10ГО лог?1 1сскОГ I элемента И, а

ВыхОД 6;H?lcB Ii c!TB сосДинсн с Дополнительным

ВхОДОм блока сравнс???1Я, ВтОрым вхОДОМ счстчнка и первым Входом логического элемента

1! — И11И, второй вход которого соединен с ши: Зл сиГI?ела упоавлс?гия 1?сжимом, третнн ВхОд тодкл10::с —: к выходу регистра, четверты?1 вход сое,"лп?с11 со вторым выходом счетчика и пер?т . Гм ВхОДОм: .. 10!TB вснтиле11> Вт01?0?? ВХОД КОХО. рого сослинс1:, ", плл10й1 сип?ала адреса, третий вход сосэннс;:. c:ш.и110й1 сигнала считывания, а

::;ыход лодкл;0- vo .;0 второму входу регистра, причем пс ?ый =:ход одного дополнительного логического элемента ИЛИ соединен с шиной

cQP0cB, HT0P01i GT0 вхОД c0BJII?iieH с Выхоцом

Олока с1?ав?1с?цн.. а ВыхОд упомянутого дОпОлни" тельного лопгчсско;-0 элемента ИЛИ соединен перВым ВХОДОМ трнГ? сра, ВыхОд KoTopol o

ПОДКЛЮЧСН К Т??СТЬС.;:g ВХОД) ВЫХОДНОГО ЛОГИч.".CHOro э??смснта I Ë11, четвертый axoJJ >

Источники н ?формации, прш ятые во внимание при экспертизе

1. Патент США N" 3849634, кл. 235 — 92 EF, 19.11.74.

2. Патент США 11О 3789195, кл. 235 — 92 Т, 29. 01.74.