Дельта-модулятор

 

- сдся:с:охээная

1) п уен. но (i ц 7I 8920

Союз Советских

О П И вЂ” А" й-Ж

ИЗОБРЕТЕНИЯ

Сацналкстнческнх

Реслублнк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 24,04.78 (21) 2608471/18-21 (51) М, Кл.з .

Н 03-К 13/22 с присоединением заявки №

Государственный комнтет

СССР (23) Приоритет (43) Опубликовано 28.02.80. Бюллетень ¹ 8 (53) УДК 621.376.5 (088.8) ло делам изобретений н открытий (45) Дата опубликования описания 28.02.80 (72) Авторы изобретения

Г. Н. Котович и С. Н. Шульга (71) Заявитель Рижский ордена Трудового Красного Знамени политехнический институт (54) ДЕЛЪТА-МОДУЛЯТОР

1 . 2 к

Изобретение относится к области элект- триггера задержки, второй вход которого ро-радйосвязи и может быть применено-:(в подключен к шине тактовой частоты, а выкачестве дельта-модулятора) в передаю- ход триггера задержки споединен с выход- - " щих станциях, обрабатывающих сигналы в ной шиной, введены фильтр-низкой частоты,. большом динамическом диапазоне, " 5 преобразователь полярности и сумматор, Известен дельта-модулятор, содержащий - причем выход триггера -задержки соединен компаратор; триггер задержки и интегра= с входом преобразователя полярности, вытор f1). ход которого соединен с первым входом

Недостатком этого модулятора является " сумматора и выходом фильтра низкой чато, что его параметры не изменяются прн 10 стоты, выход кЬторогб соедикнен с вторым изменении входного сигнала в большом ди- входом сумматора, выход сумматора поднамическом диайазоне. ключен к входу интегратора.

Известен также дельта-модулятор, содер- На фиг, 1 показана блок-схема предлажащий последовательно включенные интег- гаемого модулятора; на фиг. 2,а — г предратор, компаратор и триггер задержки, при= -1л. ставлены временньге дййграммы; iiîÿñàÿþ- чем второй вход компаратора соединен с щие работу дельта-модулятора. шиной входнбго сигнала, второй вход триг- Дельта-модулятор состоит из компарато-— гера задержки подключен к шине тактбвой ра 1, триггера 2 задержки, фильтра 3 низчастоты, а выход триггера задержки соедй - "=кой частоты, преобразователя 4 полярнонен с выходной шиной f2). 20 сти, сумматора 5 и интегратора 6.

Такой модулятор имеет низкую точ:- " Один вход компаратора 1 является вхоность модуляции из-за малоэффективного дом устройства, другой его вход соединен управления интегратором. .с выходом интегратора 6, выход компараЦель изобретения — увеличение точности- тора 1 соединен с первым входом триггера .ми.- модуляций: - — " яя 2 задержки, на второй вход которого подаПоставленная цель достигается тем, чтп ются -сигналы таитнпй частоты. Выход дельта-модулятор, содержащий компаратор, триггера задержки соединей с входом пре-, первый вход которого соединен с шиной образователя 4 полярности, выход преобравходного сигнала, второй вход — с выхо- зователя полярности соединен с первым дом интегратора, вЪ|ход — с первым входом 30 входом сумматора 5 и с входом фильтра 3 Г (. -2

3, - 4 низкой частоты, вйход которого соединен с Ф о р м у л а и з о б р е т е н и я

"вторым входом сумматора 5. Выход сумматора 5 подключен к входу интегратора 6.. Дельта-модулятор, содержащий компаРаботает предлагаемый дельта-модуля- ратор, первый вход которого соединен с

- тор следующим образом., - 5 шиной входного сигнала, второй вход — с

На вход компаратора 1 йадается вход- выходом интегратора, выход — с первым ной сигнал (фиг. 2,a). Этот сйгнал сравни- входом триггера задержки, второй вход ко"вается компаратором 1 с сигналом,-поступа- — торого подключен к шине тактовой частоющим с выхода интегратора 6. При возра- - ты, а выход триггера задержки соединен с станин входного сигнала в триггер 2 задер- 1р выходной шиной, отличающийся --""- - -"-" Н""" """ -- -- "-""-- " * -------" зайисывается единица, при убывании вход- дуляции, в него введены фильтр низкой чайого сигнала записывается нуль. Выход стоты, преобразователь полярности и сум трйггера задержкй является" выходом уст- матор, причем выход триггера задержки соройства. 15; единен с входом преобразователя полярноКроме того, выходной сигпал подается " &гУЯв1ход которого соединен с первым вхона преобразователь 4 полярности, который " дом сумматора и входом фильтра низкой формирует сигнал с одинаковой положи= впп- ЖФИЬты, выход которого соединен с вторым тельной и отрицательной амплитудой входом сумматора, выход сумматора под(фиг. 2б). ключен к входу интегратора.

Фильтр 3 низкой частотй выделяет низ- Источники информации, "- кочастотную составляющую цифрового сиг-" принятые во внимание при экспертизе нала (фиг. 2в). Низкочастотная составля- 1. К Steele Delta modulations з1Ыегпз. ющая и цифровой сигнал через сумматор london, Pentech Press, 1975, с. 4, рис. 1.1,а.

5 (фиг. 2г) управляют интегратором., 25 2; Венедиктов, 5Кеневский, Марков, -ЭйИспользование для управления интегра- дус. Дельта-модуляция. Теория и применетором низкочастотной составляющей позво- ние. М; «Связь», 1976, с. 188, рис. 7.8 (про Т ляет значительно повысить точность моду- тотип). ляции; так как производится более эффективное управление интегратором. Зр ,/

Выход

718920

Фу а.2.

Составитель Н. Коновалов

Техред В. Серякова

Корректор Л. Корогод

Редактор Е. Караулова

Типография, пр. Сапунова, 2

Заказ 126/12 Изд. № 174 Тираж 995 . Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5