Демодулятор сигналов с фазоразностной модуляцией

 

Союз Советских

Социалистических

Республик

0782

2

Кл. (63) (22) 3

1. 27/22 с при

Вв)аарстзаниьй квкитет

СССР йо далин нзобратеиия н атхрытнй (23) K .376.4

088.8) (72) Авторы изобретения

В. К. Евдокимов и Н. М. Сидоров (71) Заявитель (54) ДЕМОДУЛЯТОР СИГНАЛОВ С ФАЗОРАЗНОСТНОЙ

МОДУЛЯЦИЕЙ

Изобретение относится к связи и может использоваться в каналах связи с неопределенной частотой и фазой.

Известен демодулятор сигналов с фазоразностной модуляцией, содержащий последовательно соединенные первый элемент задержки ифазовращатель, второй элемент задержки, а так же синфазный и квадратурный каналы, каждый из которых состоит из последовательно соединенных перемножителя и интегратора, при этом первые входы перемножителей соединены с входом первого элемента задержки, выход которого подключен к второму входу перемножителя синфазного канала, а выход фазовращателя соединен с вторым входом перемно Жителя квадратурного канала (1).

Однако в известном демодуляторе второе - перемножение сигнала после интегратора с последующим суммированием результата перемножения двух каналов приводит к снижению отношения сигнал/помеха на выходе сумматора, чЫ привоиит к снижению помехоустойчивости.

Цель изобретения — повышейие помехоустой живости.

Для достижения указанной цели в демодулятор сигналов с фаэоразностной модуляцией, содержащий последовательно соединенные первый элемент задержки и фазовращатель,. второй элемент задержки, а также синфазный и квадратурный каналы, каждый из которых состоит из последовательно соединенных перемножителя и интегратора, при этом первые входы перемножителей соединены с входом первого элемента задержки, выход которого подключен к второму входу перемножителя синфазного канала, а выход фазовращателв, соединен с вторым входом перемножителя квадратурного канала, введены последовательно соединенные делитель, пороговый блок и блок кодирования и последовательно соединенные вычитающий блок и блок декодирования, а в квадратурный и синфаэный каналы введен блок определения знака, вход которого сое© .динен с выходом интегратора и входом делителя, причем выходы блоков определения знака подключены к соответствующим входам блока кодирования, выход которого соединен с входом второго элемента задержки и пер720782

»

3 вым входом вычигающего блока, к второму входу которого подключен выход второго элемента задержки.

На чертеже представлена структурная электрическая схема предложенного демодулятора.

Демодулятор содержит синфазный и квадратурный каналы, каждьш из которых включает перемножитель 1, интегратор 2 и блок 3 определения знака. Демодулятор содержит также первый элемент 4 задержки, фазовращатель 10

5, делитель 6, пороговый блок 7, блок 8 коди рования, второй элемент 9 задержки вычитаюший блок 10 и блок 11 декодирования. -

Демодулятор работает следующим образом, Известно, что информационным параметром !Б при фазоразностной модуляции является раз-. ность фаз Л р = рп — р„,,, где р„, — фаза сигнала (n — 1)-ной посылки; р„— фаза сигнала . n-ной посыЛки.

Вычисление Ь р в демодуляторе сводится к 20 определению знаков созЛу и sinks через скалярное произведение

/ (Х„)(„,) =Х Х„ЮХ„СИ ал.=.со я-//7//-//7 / гд Х вЂ” принятая A-ная посылка в виде 25 вектора;

f/X„// — ° норма вектора. Xn"

Если один из векторов например, Х„,, повернуть на П/Й и обозначить его через X„, то ° » °, 4» ф»

tv .X )=//Х // //Х //ь1н Ч." "

Таким образом, вычислив на выходах интегоаторов 2 скалярные произведения (Х„

° Х„,,) и (X„X,) и взяв отношение йх модулей, можно получить значение tg6p и по 35 нему, с помощью знаков скалярных произведений, восстановить непосредственное значение

Ьр, которое будет соответствовать некоторому переданному элементарному символу. Сигнал, проходящий на вход демодулятора, поступает 40 на вход перемножителей 1 и элемента 4 задержки. Элемент 4 задержки осуществляет задержку сигнала на время, равное длительIIocTH одной элементарной посылки. Выход элемента 4 -задержкИ соедийеи»="со "входной 45 перемножнтеля 1 сиифазного канала непосредственно, а со входом перемножителя 1 квадратурного канала через фазовращатель S на

П/2. Перемножители 1 и включенные последовательно с ними интеграторы 2 выполняют операцию скалярного умножения (Х„х Хд ).

Напряжение на выходе интегратора 2 синфазного канала будет равно //Х ////Х //соьь а на выходе интегратора 2 квадратурного

Я»

I канала //Х // //Х //ь1пЧ . Делитель 6 выполняет операцию» делейия

Напряжение, пропорциональное тцЬр, подается на пороговый блок 7, где выставляется ряд фиксированных порогов, величина которых соответствует определенным значениям Ьр.

Число порогов определяется заданной точностью определения Ьр. Блок 8 кодирования с учетом знаков скалярных произведений, которые вырабатывают блоки 3 определения знаков, каждому значеншо ставит в соответствие

:. I двоичное чиСло, которое поступает на вычитающий блок 10 и элемент 9 задержки.

Элемент 9 задержки хранит это число до прихода следующего. Вычитающий блок 10 вычисляет вторую разность фаз, которая поступает в блок 11 декодирования. В блоке 11 каждому значению вторых разйостей фаз ставится, в соответствие определенный двоичный символ принятой информации.

Помехоустойчивость демодулятора при воздействии флуктуационной помехи можно оценить уменьшением отношения сигнал/поме; ха на выходе сумматора демодулятора по сравнению с отношением сигнал/помеха на выходе интеграторов. Это уменьшение составляет не менее, чем, в т 2 раз, что приводит к значительному увеличению вероятнос. ти ошибки (приблизительно в 5 — 10 раз),Уменьшение сигнал/помеха в прототипе вызвано вторичным перемножением напряжений, снимаемых с выходов интеграторов, соответствующих проекциям сигнала синфазного и квадратурного каналов для текущей и предыдущей посылок, и последующим суммированием результатов перемножения по двум каналам.

В предлагаемом демодуляторе решение о первой разности фаз выносится на основании значения tgdup, вычисленного при помощИ деления проекции сигнала в синфазном канале на проекцию сигнала в квадратурном канале. Значения проекций соответствуют напряжениям на выходах интеграторов соответствующих каналов. Решение о первой разности фаз выносится в виде знака блоком кодирования, а дальнейшая обработка сигнала сводится к обработке знаков. Благодаря такому построению схемы -демодулятора второе перемножение и суммирование сигналов, снимаемых с интеграторов и соответствующих текущей и предыдущей посылкам, исключаетcs., а аналопяная операция со знаками может привести только лишь к сдваиванию одиночных ошибок, или к частичному исправлению сгруппированных ошибок. Если предположить все оШибки одиночными, что соответствует наихуд5 7 шему варианту для данного демодулятора, то произойдет увеличение вероятности ошибочного приема в 2 раза. Но даже и в этом маловероятном случае помехоустойчивость предлагаемого демодулятора в 2,5 — 5 раз будет выше, чем у известного.

Демодулятор сигналов с фазоразностной. модуляцией, содержащий последовательно соединенные первый элемент задержки и фазовращатель, второй элемент задержки, а также синфазный и квадратурный каналы, каждый из которых состоит из последовательно соединенных перемножителя и интегратора, при этом первые входы перемножителей соединены с

I входом первого элемента задержки, выход которого подключен к второму входу перемножителя синфаэного канала, а выход фазовращателя соединен с вторым входом перемно4

Составитель Е. Погиблов

Техред О.Андрейко Корректор И. Муска

Редактор П. Макаревич

Тираж 729 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 349/22

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Формула изобретения

20782 6 жителя квадратурного канала, о т л и ч а юшийся тем, что, с целью повышения помехоустойчивости, введены последовательно

/ соединенные делитель, пороговый блок и блок кодирования и последовательно соединенные вычитающий блок и блок декодирования, а в квадратурный и синфазный каналы введен блок определения знака, вход которого соединен с выходом интегратора и входом делитео- ля, причем выходы блоков определения знака подключены к соответствующим входам блока кодирования, выход которого соединен с входом второго элемента задержки и первым входом вычитающего блока, к второму входу которого подключен выход второго элемента задержки..

Источники информации, принятые во внимание при экспертизе

1. Заездный А. М. и др. Фазоразностная

20 модуляция. М., "Связь", 1967, с. 284 (прототип) .