Устройство для управления прерыванием программ

 

С

ОП,,, ИЗОБРЕТЕН ИЯ

Союз Советски к

Социалистнческик

РеСпублик (iii 726531

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,(6l ) Дополнительное к авт. свид-ву

{22) Заявлено 10.10.77(21) 2533772l18-24 с присоединением заявки М (5! )М. Кл.

6 06 Р 9/18

Гаеударстеекимй кемитет

СССР (23) Приоритет—

Опубликовано 05.04-80 Бюллетень J%13 по делам изобретений н открытий (53) УДК 681.326..34 (088.8) Дата опубликования описания 10.04.80

А. В. Шевелев (72) Автор изобретения (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ПРЕРЫВАНИЕМ ПРОГРАММ

Изобретение относится к области вы- числительной техники и может найти применение в вычислительных системах, . работающих в реальном масштабе времени.

Известны устройства (lg для управпе5 ния прерываниями, содержащие схему приоритета, выпопненную на эпементах коммутации, схему сброса, триггеры для запоминания запросов, триггеры бпокировки, которые при новом поступлении только что обспуженного запроса запрещают. его прием на обработку до завершения обслуживания запросов, ранее принятых в устройство.

Недостатками данных устройств явпя1 ется большая вероятность несвоевременного обслуживания запросов из-за отсутствия возможности снятия блокировки при наличии менее приоритетных запросов Эа дпя повторной обработки более приоритет ных запросов.

Кроме того, возможна потеря повторных запросов, так как они временно не

2 фиксируются за период действия блокировки.

Наиболее близким по технической сущности к изобретению является устройство (2)дпя управления прерыванием программ, содержащее 1 -разрядные регистры прерываннй и блокировки запросов, узел выбора приоритета и элемент ИЛИ.

Прямой выход i -го триггера регистра прерываний подключен к 1 -му входу узда выбора приоритета 1 -й выход которого является .1 -ым выходом устройства 1 -й вход гашения которого подкпючен к единичному входу 1 -го триггера бпокировки и иупевому входу 1 -го триггера регистра прерываний.

Недостатком этого устройства являет ся то, что при работе в реальном времени запросы, поступающие на обработку в систему, могут остаться не обспуженными и теряться.

Цепь изобретения состоит в сокращении чисав необспуженных запросов.

Поставленная цель достигается тем, что в предложенное .устройство введены регистр очереди запросов, регистр деблокировки запроса, элемент И и элемент задержки. Прямой и инверсный выходы

i"-го триггера регистра блокировки запросов подключены соответственно к первым единичным вхоцам -ых триггеров регистра очереди запросов, второй еди- ничный вход которого соединен с 1-ым 10 входом запроса устройства и регистра прерываний, соединенного вторым единич " ныЯ- входом с выходом 1 -1-о элемента

ИЛИ, первый вход которого подключен к первому единичному входу 1 -ro триг- 15 гера регистра деблокировки запроса и

-му входу запроса устройства. Второй вход 1 -го элемента ИЛИ соединен со вторым единичным входом -го триггера регистра деблокировки запроса и О прямым выходом 1 -ro триггера регистра очереди запросов, первый и вторые

"-"нулевые входы которого, соединенные соответственно с первым и вторым нулевыми входами 1 -го триггера регистра деблокировки запроса, подключены соответственно через элемент задержки к выходу элемента И и 1 -му выходу узла выбора приоритета. Первый и вто. рой нулевые входы 1 -го триггера регист- ЗО ра блокировки запросов соединены соответственно с прямым выходом -го триггера регистра деблокировки запроса и выходом элемента И, входы которого подключены к инверсным, выходам триг- 35 геров регистра прерываний (1 = lt4 ), На чертеже показана структурная схема устройства.

Оно содержит триггеры 1 регистра прерываний, узел 2 выбора приоритета, 40 триггеры 3 регистра блокировки запросов, триггер 4 регистра очереди запросов, триггер 5 регистра деблокировки запроса, элементы ИЛИ 6 и 7, элемент

И 8, элемент 9 задержки, входы 10 и 45

l1 запросов ьходы 12 и 13 гашения и выходы 14 и 15.

Устройство работает следующим образом.

Запросы на прерывание по входам 12 $0 и 13 от. источников прерывания поступают через элементы ИЛИ 6 и 7 на триггеры

1," куда записываются при наличии положительного уровня напряжения на соот-, ветствующем инверсном выходе триггера 55

3. Запросы прерывания с прямых выходов триггера 1 поступают на узел 2 выбора приоритета, который выбирает из множества присутствующих на его входах запрос с наивысшим приоритетом

После обслуживания запроса вычислительная система по входам 12 и 13 устанавливает в нулевое состояние соответствующий разряд триггера 1 и одновременно в единичное состояние соответствующий разряд триггера 3. Таким образом, на инверсном выходе соотвеч ствуюшего триггера 3 появляется низкий уровень напряжения, блокирующий запись запросов на одноименный триггер 1, а появившййся высокий уровень напряжения на прямом выходе этого триггера 3 снимает блокировку с триггера 4 одноименного разряда. B результате с приходом запроса, обработка которого была проведена, он записывается в триггер 4 регистра очереди запросов.

Высокий уровень напряжения с выхода триггера 4 подготавливает запись данного запроса на триггер 5 одноименного разряда, на который он будет записан при повторном требовании прерывания от вычислительной системы по данному запросу. При появлении такого требования триггер 5 устанавливается в единичное состояние. При этом передним фронтом положительного уровня с выхода, триггера 5 устанавливается в нулевое состояние триггер 3 одноименного разряда регистра блокировки запросов и, снимается блокировка с триггера 1, куда переписан запрос прерывания с триггера 4.

В результате этих действий запрос прерывания обработан в соответствии со своим приоритетом до окончания обработки менее приоритетных запросов, присутствующих на триггерах 1 регистра прерываний. При появлении этого запроса прерывания на выходе уапа 2 выбора приоритета передним положительным фронтом устанавливаются в нулевое состояние триг» геры 4 и 5. Если повторных требований прерывания нет до окончания обработки всех запросов, присутствующих на триггерах 1, то передним фронтом с выхода элемента И 8 сбрасывается все триггеры

3 регистра блокировки, которые разрешают запись в триггере 1 содержимого триггеров 4 регистра очереди. Затем через элемент задержки триггеры 4 и 5 сбрасываются, а с выхода триггера 1 на узел 2 поступает запрос на прерывание программы, ранее хранившийся в регистре очереди запросов.

Таким образом, устройство осушест

° вляет обработку поступающих запросов, задерживая их в регистре очереди, что исключает их потерю.

Устройство для управления прерыванием программ, содержащее И -разрядные регистры прерываний и блокировки запросов, узел выбора приоритета и элемент ИЛИ, причем прямой выход

1 -го триггера регистра прерываний г подключен к 1 -му входу узла выбора приоритета, > -й выход которого является 1 -ым выходом устройства, 1 -й вход гашения которого подключен к единичному входу -го триггера регист ра блокировки и нулевому входу i -го триггера регистра прерываний, о т л ич а ю щ е е с я тем, что, с целью уменьшения числа нэобслуженных запросов, в устройство введены регистр очереди запросов, регистр деблокировки запроса, элемент И и элемент задержки, причем прямой и инверсный выходы 1-го триггера регистра блокировки запросов подключены соответственно к первым единичным входам -ых триггеров регистра очереди запросов, второй единичный вход которого соединен с 1 -ым выходом запроса устройства и регистра прерываний, соединенного вторым еди25

Источники информации, принятые во внимание при экспертизе

l. Патент ФРГ М 2337159, кл. 6 06 F 9/18, опубл. 1976.

2. Авторское свидетельство СССР по заявке % 2437574/18-24, кл. Q 06 F 9/18, 03.01.77 (прототип), 5 726831 6 пичным входом с выходом < -го элемента ИЛИ, первый вход которого подключен к первому единичному входу 1 -го триггера регистра деблокировки запроса и

Ф о р м у л а и з о б р е т е. н и я > 1 -му входу запроса устройства, второй, вход -го элемента ИЛИ соединен со вторым единичным входом i -ro триггера регистра деблокировки запроса и прямым выходом i -го триггера регистра о очереди запросов, первый и вторые нулевые входы которого, соединенные соответственно с первым и вторым нулевыми входами 1 -ro триггера регистра деблокировки запроса, подключены соответственно через элемент задержки к выходу элемента И и j -му выходу узла выбора приоритета, первый и второй нулевые входы -го триггера регистра блокировки запро=ов соединены соответствен- но с прямым выходом 1-го триггера регистра деблокировки запроса и выходом элемента И, входы которого подключены к инверсным выходам триггеров регистра прерываний.

ЦНИИПИ Заказ 675/43 Тираж 761 Подписное

Филиал ППП "Патент, г. Ужгород, уп. Проектная, 4