Устройство для дифференциально-фазной защиты сборных шин

 

Союз Советских

Социалистических

Республик !. (ы (4 х (61) Дополнительное к авт, свид-ву— (22) Заявлено:220377 (21) 2465437/24-07 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 25.0430. Бюллетень № 15

Н 3/28

Государственный комитет

СССР по делам изобретений и открытий

621.316.

088.8) Дата опубликования описания 30. 04. 80 (72) Авторы изобретени я

Л. В. Багинский, B. А. Давыдов и И. П. Тимофеев (71) Заявитель

Новосибирский электротехнический институт (54) УСТРОЙСТВО ДЛЯ ДИФФЕРЕНЦИАЛЬНО-ФАЗНОЙ

ЗАЦИТЫ СБОРНЫХ ШИН

Изобретение относится к области релейной защиты и может быть использовано для защиты сборных шин электростанций и подстанций, а также для защиты ошиновок силовых трансформаторов и автотрансформаторов.

Известно устройство дифференциальной защиты шин, содержащее группу параллельно включенных выпрямительных полумостов, питающихся токами плеч защиты, тормозные и рабочие сопротивления, трансформатор, включенный в дифференциальную цепь защиты, диодный мост и реагирующий орган и формирующее тормозной сигнал, пропорциональный абсолютному з-начению притекающих (положительных полуволн), или вытекающих (отрицательных полуволн) токов присоединений (1).

Известно также устройство дифферен-2О циальной защиты с торможением на выпрямленных токах, содержащее пусковой и избирательный орган, логическую часть и датчики тока и формирующее тормозной сигнал, пропорциональный разности между арифметической суммой токов присоединений и модулем дифференциального тока.

Оба устройства являются дифференциальными защитами с торможением с присущим им недостаточным быстродействием и селективностью. Кроме того, защиты с торможением снижают свою чувствительность к внутренним коротким замыканиям при наличии токов отсоса.

Известно также устройство дифференциально-фазной защиты, содержащее нелинейные датчики тока, резисторы в цепи каждого датчика, схему преобразования входных величин, схему сравнения на резистора, шунтированных стабилитронами, и присоединенный к ней через емкости реагирующий орган.

Однако и это устройство не может обеспечить селективности действия защиты в переходных режимах внешнего короткого замыкания в условиях предельно искаженной информации от трансформаторов тока поврежденных присоединений и сохранение быстродействия при внутренних коротких замыканиях.

Кроме того, известно устройство, содержащее датчики тока, включенные в каждое плечо защиты, многоплечевой диодный мост со средней точкой, присоединенную к нему схему сравнения, на выход которой подключен выпрямительный мост, выявитель факта несовпадения во времени дифференциального

729718

О и суммарного токов, пороговый орган, фазный орган, пусковой орган, логический блок И и датчик дифференциального тока, при этом средняя точка упоМянутоГо диодного моста соединена через пороговый орган с одним иэ входов схемы сравнения, другие входы которой соединены с отрицательными выходами многоплечевого моста, а выход порогового органа соединен с выявителем, второй вход которого соединен с выходом датчика дифференциального тока, причем выход выявителя соединен с одним из входов логического блока И, второй и третий выходы которого соединены с фазис и пусковым органом соответственно, последний из них включен в дифференциальную цепь, а фазный орган подключен к выходу упомянутого выпрямительного моста (2) .

Однако это устройство при довольно сложном исполнении может иметь недостаточную чувствительность и быстродействие при внутренних коротких замыканиях в условиях значительно искаженной информации от трансформа-. торов тока или сдвинутых по фазе токах.

Цель изобретения — повышение чувствительности и быстродействия защиты при внутренних коротких замыканиях.

Это достигается тем, что н устройство дифференциально-фазной защиты, содержащее датчики тока, включенные в каждое плечо защиты, выходы которых присоединены к многоплеченому диодному полумосту, присоединенный к нему днуплечий блок сравнения на резисторах, фазный орган, связанный с блоком сравнения через выпрямительный мост, пусковой орган, логический блок И, дна входа которого соединены с пусковым и фазным органами соответственно, а выход — с выходным органом, дна формирователя входных логических сигналов, блок временной задержки, два логических элемента, блоки разрешения и запрещения срабатывания, причем пусковой орган и один формирователь входного логического сигнала включены последовательно в дифференциальную цепь между соединенными в одну точку одноименными концами вторичных обмоток датчиков тока и средней точкой блока сравнения, выход другого формирователя входных логических сигналов, подключенного к многоплечевому диодному полумосту, связан с блоком временной задержки и одним из входов первого логического элемента, второй и третий входы последнего соединены с выходом формирователя входного логического сигнала и выходом второго логического элемента соответственно, входы же второго логического элемента соединены с выходом блока вгзменной задержки и первого логического элемента, кроме того. выходы первого и второго логических элементов подключены к блокам разрешения и запрещения срабатывания соответственно, выходы последних объединены и являются одним из входов логического элемента И.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 а,б . — осциллограммы токов и напряжений на элементах защиты при внутреннем и внешнем коротком замыкании.

Предлагаемое устройство содержит систему сборных шин 1 с присоединениями и линейными трансформаторами тока, блок датчиков тока 2, одноименные вторичные концы которых подключены к многоплечевому диодному полумосту 3, пусковой орган 4, формирователи 5 и б входных логических сигналон, один из которых вместе с пусковым органом 4 включен в дифференци20 альную цепь, образованную соединением средней точки схемы 7 сравнения с останшимися свободными одноименными концами датчиков, ныпрямительный мост 8, фазный орган 9, блок 10 временной задержки, логические элементы

11 и 12, блок 13 разрешения срабатывания, блок 14 запрещения срабатывания, логический блок И 15 и выходной орган 16.

Устройство работает следующим образом. В основу принципа действия логической части схемы положено следующее свойство переходного процесса н трансформаторе тока при преимущественно активной нагрузке. При возникновении короткого замыкания, пока не насытился сердечник трансформатора тока, первичный ток трансформируется во вторичную цепь практически полностью, а ток намагничивания ра40 вен нулю (идеальная трансформация ). Через некоторое время (в тяжелом переходном процессе — даже менее 5 мс) в каждом периоде от момента прохождения первичного тока через нулевое значение в сторону полярности апериодической слагающей трансформатор тока насыщается и происходит срыв вторичного тока, когда последний быстро приобретает практически нулевую величину, а мгновенное значение тока намагничивания — величину приведенного первичного тока.

Таким образом, передний фронт тока намагничивания всегда отстает от переднего фронта вторичного тока. Известно, что дифференциальный ток состоит иэ алгебраической сумьм мгновенных значений вторичных токов, но при внешних коротких замыканиях эта сумма в наиболее тяжелых переход- ннх процессах равна току намагничивания насытившегося трансформатора тока поврежденного присоединения. При внутренних ксротких замыканиях, если первичные тока присоединений близки по фазе друг к другу, дифференциаль729718 ный ток практически равен арифметической сумме мгновенных значений вторичных токов. Следовательно, при внутренних коротких замыканиях передние фронты выпрямленных дифференциального и суммы входных токов совпадают, а при внешних. — второй будет отставать от первого. По факту упомянутого отставания можно давать запрет на срабатывание устройства.

Сигналы от датчиков тока разделяются по знаку полупериода с помощью

1 многопЛечевых диодных полумостов 3 и поступают на вход схемы 7, выполненной на резисторах 17 и 18, стабилитронах 19 и 20, и противовключенных им диодах 21 и 22. Последние позволяют осуществить развязку между плечами блока сравнения.

При внешних коротких замыканиях (см. фиг. 2,б) одновременно осуществляют токи положительной и отрицатель- gg ной полярности, при этом в случае идеальной работы трансформатора тока, сигнал на входе фазного органа 9 равен нулю, а напряжение, снимаемое с плеч схемы сравнения, равно двойному напряжению стабилизации стабилитронов (2 U .) при токе короткого замыкания, ст превышающем ток стабилизации. При достижении напряжения в плечах схемы

7 (1,7-1,8) И формирователь б выдает сигнал на входы 11 и 10 (U ) ° По истечении времени, выбранном меньше минимально возможного времени идеальной трансформации трансформатора тока, блок 10 выдает разрешающий сигнал 1 на вход элемента 12, на дру- 35

AM входе которого также имеется сигнал 1, так как тoK в дифференциальной цепи в течение этого времени практически отсутствует и формирователь 5. не выдает сигнал на вход эле- 4О мента 11. В результате совпадения сигналов 1 на входе элемента 12, реализующего логическую операцию И-НЕ,, на его выходе появляется 0 (Ug), который прикладывается ко входу блока 45

13 и к одному из входов элемента 11, :предупреждая совпадение 1 на трех его входах при срывах вторичного тока одного из трансформаторов тока и выдаче в этом случае 1 с формиро- 5О вателем 5. Процесс повторяется в каждом периоде при наличии апериодической составляющей или полупериоде при ее отсутствии.. Блок 10 позволяет запомнить нулевой потенциал на входе блока 12 на время, большее времени максимальной продолжительности паузы во вторичном токе при его срыве, когда отсутствует удвоение напряжения на входе схемы сравнения, а значит — . и сигнал с выхода формирователя 6. 60

Таким образом, на одном иэ входов логического элемента И 15 постоянно будет сигнал 0 и срабатывание пускового 4 и фазного 9 органов изза значительных погрешностей TDBHc 65 форматора тока не вызовет излишнее срабатывание выходного органа 16.

При этом формирование сигналов от дифференциальной цепи формирователем

6 производится на определенном уровне. Это позволяет расширить функциональные возможности логической части схемы при исчезновении пауз в дифференциальном токе и следовательно, уменьшить угол блокировки фазного органа.

При внутренних коротких замыканиях (см. фиг. 2,а) напряжение на входе формирователя 6 не превышает U,и последний не выдает сигнал (U ) на логическую часть схемы, состояние которой не изменяется в течение всего процесса.

На выходе элемента 12 будет постоянно присутствовать сигнал 1 и при совпадении сигналов от пускового 4, фазного 9 органов и блока 10 защита приходит в действие.

Уменьшение угла блокировки связано с необходимостью обеспечения работы защиты в течение первого периода при максимально возможном искажении сигнала, так как во втором периоде (возможно и в нескольких последующих) искажение сигнала будет еще большим. Если интенсивность сигнала в первом периоде недостаточна для срабатывания пускового 4 и фазного 9 органов, то во втором периоде они не сработают тем более. Из приведенной осциллограммы (см. фиг. 2,а) видно, что во втором периоде за счет сильного искажения вторичного тока пусковой

4 и фазный 9 органы не сработали, выходной же орган (Ug) выполненный с расширением входного сигнала, приходит в действие после срабатывания

4 и 9 в первом периоде. Отсюда следует, что .защита, не сработав в течение первого периода, будет иметь задержку в срабатывании в течение значительного времени, определяемого постоянной времени апериодической слагающей тока короткого замыкания. Следовательно уменьшение угла блокировки

:приводит к существе н ному повышению

:быстродействия и повышению чувствительности, так как расширяется рабочий диапазон защиты.

Рассмотрим внутреннее короткое замыкание при достаточно больших токах со сдвигом по фазе токов присоединений. В этом рЕжиме существует интервал времени, когда током обтекаются оба плеча схемы сравнения, т. е. формирователь б выдает сигнал на логическую часть схемы. Однако в отличие от внешнего короткого замыкания до прихода этого сигнала на один вход (или одновременно с ним) на другом входе элемента- 11 с формирователя 5 в:щан сигнал 1 .

729718

Формула изобретения

При совпадении сигналов высокого уровня на всех трех входах на выходе блока б появляется сигнал 0, который запоминается на (2-2,5) периода блока 13. В этом случае даже при выдаче запрещающего сигнала от блока 14 защита сработает, так как 5 блоки 13 и 14 включены по схеме ИЛИ.

Последнее обстоятельство позволяет сохранить высокое быстродействие защи=ы в рассмотренном режиме.

В целях упрощения схемы вместо двух 1 диодных полумостов используется один, что позволило значительно сократить число диодов, а также обойтись без внешней дифференциальной цепи, организовав ее на вторичных обмотках. 15

Таким образом, данное устройство дифференциально-фазной защиты шин обеспечивает более высокое быстродействие в режимах внутреннего коротко.го замыкания и чувствительность за рО счет расширения рабочей зоны фазного органа.

При этом сохраняется селективность работы защиты при любых реально возможных погрешностях трансформатора тока в режимах внешних коротких замыканий.

Производственные исгытания, проводимые на сборных шинах 500 кВ Красноярской ГЭС, а также лабораторные испытания с использованием моделей каскадных трансформаторов тока и модели, имитирующей токи короткого замыкания с апериодической составляющей, полностью подтвердили преимущества предлагаемого устройства по сравнению с 35 прототипом. устройство для дифференциально- 4О фазной защиты сборных шин, содержащее датчики тока, включенные в каждое плечо защиты, выходы которых присоединены к многоплечевому диодному полумосту, присоединенный к нему двухплечевой блок сравнения на реэисторах, фазный орган, связанный .с блоком сравнения через выпрямительный мост, пусковой орган, логический блок

И, два входа которого соединены с пусковым и фазным органами соответственно, а выход — с выходным органом, о т л и ч а ю щ е е с я тем, что, с целью повышения чувствительности и быстродействия защиты при внутренних коротких замыканиях, упрощения cxeW, в него введены два формирователя входных логических сигналов, блок временной задержки, два логических элемента, блоки разрешения и запрещения срабатывания, причем пусковой орган и один формирователь входного логического сигнала включены последовательно в дифференциальную цепь между соединенными в одну точку одноименными концами вторичных обмоток дат-IH ков тока и средней точкой блока сравнения, выход другого формирователя входных логических сигналов, подключенного к многоплечевому диодному полумосту, присоединен к блоку временной задержки и к одному иэ входов первого логического элемента, второй и третий входы последнего соединены с выходом формирователя входного логического сигнала и выходом второго логического элемента соответственно, входы же второго логического элемента соединены с выходом блока времен- ной задержки и первого логического элемента, кроме того, выходы первого и второго логических элементов подключены соответственно к блокам разрешения и запрещения срабатывания, выходы последних объединены и являются одним из входов логического элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 402414, кл. Н 02 Н 3/28, 1972.

2. Авторское свидетельство СССР по заявке М 2318449/24-07, кл. Н 02 Н 3/28, 1976.