Устройство для обнаружения потери

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 1173I572

Сова Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву 399057 (22) Заявлено 24,02.78 (21) 2583943, 18-21 (51) М. Кл."Н ОЗК 5/18 с присоединением заявки Л

Государствеииый комитет (23) Приоритет (43) Опубликовано 30.04.80. Ьюллетень № 16 (45) Дата опубликования описания 30.04.80 (53) УДК 621.374.4 (088.8) по делам изобретений и открытий (72) Авторы изобретения

В. Д. Христов, А. В, Черных и H. В. Чесноков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ

ИМПУЛЬСА

Изобретение относится к системам телеавтоматического управления.

По основному авт. св. № 399057 известно устройство для обнаружения потери импульса, содержащее два квазиселектора, триггер со счетным и установочными входами, два двухвходовых логических элемента И, один логический элемент ИЛИ и элемент НЕ, выходы триггера соединены с входами квазиселекторов, выходы которых подключены к входам логических элементов И, вторые входы элементов И соединены с выходами элемента НЕ, вход которой подключен к счетному входу триггера, выходы логических элементов И соединены с 15 входами логического элемента ИЛИ и с установочными входами триггера.

Недостатком устройства является низкая помехозащищенность, так как при поступ- 20 ленни на вход устройства случайных импульсов (помехи), не относящихся к контролируемой последовательности, устройство не выдает сигнала аварии, Если скорость поступления случайных импульсов доста- 25 точно велика, например периоды между поступлениями случайных импульсов не больше периода импульсов контролируемой последовательности, то полное выключение импульсов контролируемой последователь- ЗО ности не приведет к выработке сигнала аварии.

Цель изобретения — повышение помехоустойчивости устройства для обнаружения потери импульса.

Поставленная цель достигается тем, что в устройство введены дополнительный логический элемент И и два таймера, вход первого из которых соединен с входной шиной и одним входом дополнительного логического элемента И, второй вход которого подключен к выходу первого таймера, выход дополнительного логического элемента

И соединен с входом второго таймера, выход которого подключен к дополнительному входу логического элемента ИЛИ и выходу устройства.

На чертеже представлена структурная электрическая схема устройства для обнаружения потери импульса.

Устройство содержит триггер 1, выходы которого соединены с входами квазиселекторов 2 н 3, а установочные входы — с выходами логических элементов И 4 и 5, первые входы которых соединены с выходом элемента НЕ 6, а вторые входы с выходами квазпселекторов 2 и 3 соответственно.

Выходы логических элементов И 4 и 5 нагружены соответственно на первый и второй входы логического пимента ИЛИ 7.

731572

Счетный вход (вход устройства) триггера

1 соединен с входами элемента НЕ 6, таймера 8 и первым входом логического элемента И 9, второй вход которого соединен с выходом таймера 8, а выход — с входом таймера 10. Выход таймера 10 соединен с третьим входом логического элемента 11 1И

7, выход которого является выходом устройства.

Устройство работает следующим образом.

На счетный вход триггера 1 поступают контролируемые импульсы, в результате чего триггер 1 периодически принимает состояние «1» илп «О». Квазиселектор 2 или

3, на входе которого присутствует сигнал

1, измеряет время нахождения триггера l в данном состоянии (период контролируемых импульсов), а квазиселектор 2 или 3, на входе которого присутствует сигнал «О», подготавливается к следующему измерению, Сигнал «1» на квазиселекторе 2 или 3 появляется только тогда, когда длина периода контролируемых импульсов станет больше, чем время установки квазиселектора, а следовательно, при нормальном прохождении контролируемых импульсов сигнал аварии на выходе устройства отсутствует.

Если контролируемые импульсы исчезнут на время, большее, чем время установки квазиселектора 2 или 3, на выходе одного из квазиселекторов появляется сигнал «l».

Так как на всех входах логического элемента И 4 (5), подключенного к данному квазиселектору, присутствуют сигналы, соответствующие «1», то на выходе логического элемента И 4 (5), а следовательно и на выходе устройства логического элемента

ИЛИ 7, появляется сигнал аварии. С выхода логического элемента И 4 (5) сигнал

«1» поступает на установочный вход соответствующего плеча триггера 1 и удерживает его в аварийном состоянии, что обеспечивает четкую фиксацию факта потери импульса и высокую помехоустойчивость по входу и по питанию. Связь входа устройства через элемент НЕ 6 с входом логического элемента И 4 (5) обеспечивает автоматическое возвращение устройства в следующее состояние прп возобновлении следования контролируемых импульсов и помехоустойчивости во время переходных процессов. Вход таймера 8 включен на вход устройства.

Выход таймера 8 соединен с первым входом логического элемента И 9, второй вход которого включен на вход устройства. 11ри поступлении очередного входного импульса таймер 8 вырабатывает импульс длительностью, меньшей периода контролируемой последовательности. Если в течение этого времени на входе устройства появляется импульс, то на выходе логического элемента И 9 также появляется импульс. Таймер

10, выход которого подключен к третьему

4 входу логического элемента ИЛИ 7, вырабатывает импульс длительностью, большей периода контролируемой последовательности. 11ри поступлении на вход устройства импульсов помехи с периодом между ними меньше периода контролируемой последовательности, на выходе таимера 10 устанавливается постоянный сигнал, указывающии на аварийную ситуацию и наличие помех.

Устройство по сравнению с известным позволяет повысить помехоустойчивость обнаружения потери импульсов по отношению к импульсным помехам на входе. 1 асчетные данные показали, что степень повышения помехоустойчивости определяется соотношением: вероятность обнаружения помех»а входе в устройстве по основному авт. св. №399057

Робн. 1 =.0 > вероятность обнаружения помех на периоде в предлагаемом устройстве

Тб обн. П— т где Т, — время установки таймера 8; т — период следования импульсов контролируемой последовательности, Близость Р,б, ii к 1 будет определяться возможной стабильностью установки периода таймера 8 и периода контролируемой последовательности.

Если помехи на входе появляются с периодом Т,>, меньшим периода контролируемой последовательности т, то устройство по основному авт. св. № 399057 практически не способно обнаружить потерю импульса контролируемой последовательности и выдать сигнал аварии даже при полном отключении контролируемой последовательности. Данное устройство выдает и в этом случае сигнал аварии с вероятностью, близкой к единице. Если время установки таймера 8 (Tq) сделать малым по сравнению с

Т,н, то вероятность выработки устройством сигнала аварии примерно равна Т8)Тон. Допуская, что статистическое распределение помехи на входе подчиняются закону liyacсона, можно показать, что вероятность появления сигнала аварии за период контролируемой последовательности для устройства по авт. св. № 399057 при наличии помех со средней частотой появления в единицу времени п1 при потере одного импульса ехр (— n То.,3).

Для предлагаемого устройства эта вероятность 1 — ехр (— n .Т8).

Таким образом, устройство позволяет не только увеличить от 0 до величины, близкой к 1, вероятность выработки сигнала аварии в условиях наличия помех, но и обеспечить оценку помеховой обстановки, что существенно расширяет возможности применения данного устройства в системах те731572

Составитель А. Артюх

Редактор Е. Караулова Техред В. Серикова Корректор О. Данишева

Заказ 545/17 Изд. М 282 Тираж 995 I1îäïèñíîå

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 леавтоматического управления различного назначения.

Формула изобретения

Устройство для обнаружения потери импульса, по авт. св. № 399057, о т л и ч а юшийся тем, что, с целью повышения помехоустойчивости, в него введены дополнительный логический элемент И и два тай- 1р мера,. вход первого из которых соединен с входной шиной и одним входом дополнительного логического элемента И, второй вход которого подключен к выходу первого таймера, выход дополнительного логического элемента И соединен с входом второго таймера, выход которого подключен к дополнительному входу логического элемента

ИЛИ и выходу устройства.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР № 399057, кл. Н ОЗК 5/18, 09.02.72 (прототип) .