Элемент однородной вычислительной структуры

 

Союз Советских

Социалистических

Республик »733107

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 13.02.78 (21) 2578235/18 — 21

1 (5! )М. Кл.

Н 03 К 19/162 с присоединением заявктт М

Гесударстввииыв комитет (28) Приоритет ло делам изобретений и открытий

Опубликовано 05.05.80. Бюллетень .% 17

Дата опубликования описания 05.05.80 (53 ) УД К6213 74 (0888) {72) Автор изобретения

О. Д. Баранцева (7I) Заявитель (54) ЭЛЕМЕНТ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СТРУКТУРЫ

Изобретение относится к автоматике и вычислительной, технике, в частности для построо ния цифровых устройств на основе универсальных однородных структур (вьтчислительных сред).

Известен элемент однородной вычислительной структуры, содержащий функциональный и управляющий блоки на параметроне. Максимальная тактовая частота его работы может быть доведена до 500 мгц, если он выполнен.

1а на емкостных параметронах, и до 1000 мгц, если он содержит резисторные параметроны .(1).

Однако в ряде случаев частота работы элементов на параметронах оказывается недостаточной.

Известен элемент однородной вычислительной структуры, содержащий минитроны, вхоцные ключи, полосковую линию с двумя боковыми связями т21.

Недостатки устройства — низкое быстродействие и ограниченность функциональных возможностей.

11ель изобретения — повышение быстродействия и расширение функциональных возмож.ностей элемента однородной вычислительной структуры.

Поставленная цель достигается тем, что в элементе однородной вычислительной структуры, состоящем из четырех идентичных каскадов, каждый иэ которых содержит минитрон с электронными гистерезисом, катод которого соединен с объединенными входами ключей, выходы которых соединены с соответствующими шинами напряжения смещения на отражателе и модулирующего напряжения тактовой частоты, полосковую линию с двумя боковыми связями, которые соединены со выходными сиг-нальными шинами, резонатор минитроиа через вновь введенный магнитный циркулятор соединен с выходом полосковой линии и со входами дополнительных ключей, выходы которых через линии задержки соединены с выходными шинами.

На фиг. 1 приведена функциональная схе-. ма однородной вычислительной структуры, на фиг. 2 — зависимость СВЧ мощности (РСВЧ) минитрона от напряжения смещения иа отражателе — Еотр и положение рабочих точек

3 733107

IaïÐIDêåHHH смещениЯ на отРажателЯх — Ео,, :. Е, .„, а также зависимость запускающего " сигнала Узап от положения рабочей точки внутри бистабильной области электронного гистерезиса Еотр Еотр—

Предложенное устройство - одержит минитрочы 1 — 4., катод каждого из,:: торых подсоединен к объединенным между собой входам ключей 5 — 7, предназначенным для коммутации рабочего напряжения смещения на отражателе Еотр и коммутации напряжения тактовой частоты 0мод (фиг. 2), соединенным своими выходами с шинами напряжения смещения на отражателе и модулирующего напряжения тактовой частоты 8 — 10. Резонаторы миннтронов 1 — 4 через магнитные циркуляторы 11 и полосковые линии 12 с двумя боковыми связями 13 соединены со входами сигнальными шинами 14 и через магнитные циркуляторы

11 подсоединены к объединенным между собой входам ключей 15 — 16, предназначенных для

-переключения на линии задержки с заданным —:рсменем задержки, соединенных своими выодамн с линиями задержки 17, подключенныл к выходным шинам 18, 191 — 19з, 20 —

"., 21 — 213, 22 — 22з сигнальные входы, . -23з 24о-24з. 25о-25з 26о-26з чкциональная схема однородной вы-..ксаительной структуры работает следуюп::-г об а ом, В исходнОм состоянии ключи 5 — 7 разомкнуты, и напРЯжение смещениЯ Еото, и напРЯженне тактовой частоты UMo Ha минитрон не поступают, радиоимпульсные сигналы На сигнальные шины 14 также не поступают, минитроны 1 — 4 не возбуждены, В этом состоянии элемент однородной вычислительной. структуры выполняет функцию разрыва цепи передащ сигналов в однородной вычислительной структуре.

В рабочем состоянии на элемент однородной вычислительной структуры подаются рабочее напряжение смещения Еотр Еотр, Еотр > на отражатели через шины — 10 и радиоимпульсное напряжение сигнала через сигнальные цпгны 14 и тд, При этом минитроны 1 — 4 возбуждаются и каждый из них выполняет функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на сигнальные шины 14 поступают сигналы, а выходные сигналы снимаются соответственно с сигнальных выходов 18.

Элемент однородной вычислительной структуры может использоваться в качестве четырех линий задержки, выполненных соответственно на минитронах 1 — 4, минимальное время задержки которых 2 Г 0-г при условии

?5

Я) Г,„О. ГЭ,„. (1,з — вРемЯ УстановлениЯ колебаний в минитроне, хогг — время затухания колебаний в минитроне),! В этом случае ситналы поступают на сигнальные входы 191, 20,, 21,, 22I и снимаются соответственно с сигнальных выходов 23о, 24о 25о 26о Для увеличения времени задержки на выходе, минитронов 1 — 4 с помощью ключей 15, 16 подключаются дополнительные линии задержки 17. Если необходимо получить время задержки, превышающее суммарное, состоящее из 2+I-> и времени задержки подключенной линии, можно соединить последовательно два, три или четыре минитрона. При этом сигнальный выход 23, соединяется с сигнальным вхолом 20, сигнальный выход 24з — с сигнальным входом 21, сигнальный выход 25з с слгнальным входом 22,. Выходом такой линии задержки является сигнальный выход

2бз.

Элемент однородной вычислительной структуры может также выполнять функцию четырех универсальных логических элементов, построенных соответственно на минитронах

1 — 4. Зля перестройки логической функции коммутируют напряжения Еотр — E

ОтР7 с помощью ключей 5 — 7.

Выполняя различные логические операции, рассматриваемый элемент может также служит четырьмя триггерами и четырьмя ячейками памяти (на минитронах 1 — 4).

Наличие в элементе четырех одинаковых ячеек дает возможность использовать его в качестве комбинационного сумматора. При этом два слагаемых числа поступают. одно на сигнальные входы 19, и 20; другое на сигнальные входы 19з и 202, На сигнальном выходе 23о получается сумма этих чисел, на сигнальном выходе 24о — единица переноса в старший разряд. Рабоие напряжения смещения на отражателях минитронов 1 и 2 (фиг. 2) подобраны так, чтобы первый npuGop возбуждался при наличии одного входного сигнала, соответствующего логической "1", а второй — только при наличии двух входных сигналов, соответствующих логическим "1" (логическая "1" означает входной сигнал, отличный от нуля). Таким образом, одноразрядные числа складываются с помощью двух ячеек элемента однородной вычислительной структуры.

Сложение двух многоразрядных чисел с последовательным поступлЕнием разрядов, начиная с низших, на сигнальные входы 191 и 201 — разрядов одного числа, 19з и 20з— разрядов другого числа, выполняется путем подключения к сигнальному выходу 23о сигнального входа 211 и к сигнальному выходу

24 через линию задержки со временем за5 733107 держки 2 Густ (чст — время установле- ния колебательного процесса в минитроне) входа 21З. При этом рабочие напряжения смещения на отражателях Богров минитронов 1 и 3 подобраны так, что эти приборы возбуждаются при наличии одного отличного от нуля сигнала на входе, а рабочее напряжение смещениЯ на отРажателе — Еотрб минитРона 2 (фиг, 2) выбрано таким образом, чтобы этот минитрон возбуждался только при наличии двух входных сигналов, отличных от нуля. Тогда на сигнальном выходе 25о последовательно появляются разряды суммы этих чисел, начиная с низших разрядов. Следовательно, многоразрядные птсла с последовательным поступлением разрядов слагаемых чисел складывается с помощью трех ячеек элемента однородной вычислительной структуры.

1О

2О

25 зо

Сложение двух многоразрядных чисел с параллельным поступлением разрядов этих чисел на входы сумматора выполняется устрой. ством, в каждый разряд которого включен рассматриваемый элемент однородной вычислительной структуры. При этом коды разрядов двух слагаемых чисел поступают на сигнальные входы 19т -и 20т — код -ного разряда одного числа, на сигнальные входы 19з и 20 — код ll-ного разряда другого числа, сигнальные выходы 19О элемента д -ного разряда и 24О элемента 1т — 1-го разряда подключены с помощью ключеи 15 через линии задержки со временем задержки

+gGT (тт — 2) к сигнальным входам 21т и 21З и к сигнальным входам 22т и 22 элемента tn -ного разряда, а сигнальные выходы 26З н 24З элемента тт -ного разряда подключены к сигнальному входу 213 элемента И вЂ” 1-вого разряда. Начиная со второго разряда, выход 24э подключен ко входу

21э следующего разряда с помощью ключей

l5, 16 через линию задержки со временем задержки C> (И вЂ” 2) . Указанную структуру соединений имеют схемы каждого разряда за исключением схемы низшего разряда, составленной как одноразрядный сумматор из двух ячеек элемента однородной вычисли. тельной структуры, описанной выше.

Рабочие напряжения смещения на отражателях — Еотр минитронов 1, 3 (фиг, 2)

Я выбрано таким образом, чтобы эти минитроны возбуждались при наличии одного, отличного от нуля, сигнала на входе, а рабочие напряжения смещения на отражателях — Еотр

6 минитронов 2 и 4 подобраны так, что эти минитроны возбуждаются только при наличия двух входных сигналов, отличных от нуля.

Коды разрядов суммы двух многоразрядных чисел с параллельным поступлением

55 кодов разрядов на входы сумматора появляются на выходе 25О элементов, за исключением кода ниэщего разряда, появляющегося на выходе 23О. Каждый следующий код разряда появляется на выходных клеммах через время И Сост по отношению к появлению кода предыдущего младшего разряда, код последнего элемен а однородной вычислительной структуры — через время ттТу т после начала сложения. На выход сумматора выносится также код переноса последнего старшего разряда слагаемых с ситнального выхода 26о и. через линию задержки с соответствующим временем задержки Густ (1l — 2) — с сигнального выхода 24е. Таким образом, сложения двух тт-разрядных чисел с параллельным поступлением кодов разрядов на входы сумматора выполняется устройством, состоящим из Yl рассматриваемых элементов однородной вычислительной структуры.

Рассматриваемый элемент однородной вычислительной структуры может быть исполь- зован как регистр, состоящий из тритгеров на минитронах 11, в который записывается четырехразрядное число. При этом коды разрядов числа для записи подаются на сигнальные входы 19,, 20т 21,, 221 а снимаются с сигнальных выходов 23о 24о 25о 26о

Рабочее напряжение смещения на отражателе—

Еотр выбирается так, чтобы минитроны

1 — 4 возбуткдались через боковую связь полосковой линии одним сигналом (фиг. 2).

Элемент однородной вычислительной структуры может также использоваться как схема сдвига для сдвигающего регистра. В этом случае триггеры на минитронах 1-4 являются вспомогательными (использующимися для сдвига кодов разрядов записанного числа), подключающимися к основным триггерам, хранящим информацию. При этом выход первого основного триггера подключается к сигнальному входу 19 минитрона 1, выход которого 23О соединяется со входом второго основного триггера; выход второго основного триггера подключается ко входу 201мииитрона 2, выход которого 24о соединяется со входом второго основного триттера, и т.д.

Считывание информации происходит через петли связи резонаторов основных триггеров (на фиг. 1 не показаны).

Из элемента однородной вычислительной структуры также может быть построен сдвигающий регистр для хранения и сдвига разрядов двухразрядного числа. если выход 23О соединить со входом 20т, выход 24 — со входом 21т и выход 25р — со входом 221.

В этом случае основными трщтерами. предназначенными для хранения информации, являют733107

5 о

1S ся триггеры на минитронах 1 и 3, а вспомогательными, предназначенными для сдвига кодов разрядов числа, — 2 и 4. При записи информации коды разрядов чисел поступают на входы 19, и 21, считывание выполняется с выходов 23р и 25р, Рабочее напряжение смещения на отражателях и модулирующее напряжение тактовой частоты выбирают с помощью ключей 5 — 7 так, чтобы рабочая точка (напряжение смещения на отражателе) попеременно для основных и вспомогательных триггеров выходила за зону генерации (фиг. 2), Дпя построения регистра, предназначенного для хранения и сдвита Yl разрядов числа, необходимо использовать — элементов однои

2 родной вычислительной структуры.

Рассматриваемый элемент однородной вычислительной структуры используется также в качестве четырех ячеек памяти накопителя оперативного запоминающего устройства. В этом случае входы 191 и 201 подключаются к первой горизонтальной шине, входы 211 и 221 — ко второй горизонтальной шине, входы 192 и 21 — к первой вертикальной шине, входы 20 и 22 — ко второй вертикальной шине, выходы 23р, 24р 25р, 26р к шине считывания. Таким образом, из элементов однородной вычислительной структуры может быть собран накопитель оперативного запоминающего устройства с заданным объемом памяти. . Из элементов однородной вычислительной структуры можно собрать также дешифратор.

При этом из двух элементов однородной вычислительной структуры составляют дешифратор двухразрядного двоичного числа. Код нйзшеt f

ro разряда поступает на входы 19з минитрона 1 (обозначения со штрихами относятся ко вто рому элементу однородной вычислительной структуры}, на минитрон 4 и через линию задержки, в качестве которой используется мииитрон 31 — на 20з. Код высшего разряда

f - 1 поступает на входы 19> минитрона 1, на вход 221 минитрона 4 и через линию задержки, в качестве которой используется минитрон 4, — на вход 21 минитрона 3. На вто-! рой вход 21З и на вход 20, сигнал поступает с выхода 26р, который соединен также со входом 191, с которым соединен также

t выход 23р. Вход 19р через линию задержки, ° ° качестве: которой используется мииитрон, соединен с клеммой управляющего радиоимпульсного напряжения тактовой частоты, которое пройдет на вход 23р при отсутствии сигналов, соответствующих логической "1", в низшем и высшем разрядах, т.е. при кодах разрядов 00.

Напряжения смещения на отражателях—

Еотр минитронов 1, 2, 3, 1, 2, 3„4 устанав20

8 ливается с помощью ключей 5 — 7 таким по величине, чтобы эти приборы возбуждались при наличии на входе;, одного сигнала, соответствующего логической "1", а напряжение смещения на отражателе — Еотр мир 6» нитрона 4 с помощью этих же ключей устанавливается .таким, чтобы минитрон 4 возбуждался только при наличии двух входных сигналов, отличных от нуля (фиг. 2). На выходе дешифратора цифры числа появляются на одноименных шинах, подключенных к клеммам выхода 23р 24р, 25р, 26р. Следовательно, из рассматриваемых элементов однородной вычислительной структуры (ОВС) можно также собирать дешифраторы сигналов.

Таким образом, рассматриваемый элемент однородной вычислительной структуры является универсальным и может быть использован при сборке различных блоков быстродействующей радиоимпульсной цифровой вычислительной машины. Объем настроечной информации для элемента не зависит от количества направлений передачи сигналов в структуре, а настройка функциональной части элемента на выполнение заданной функции происходит коммутацией рабочих напряжений смещения на отражателях приборов и линий задержек в выходных цепях этих приборов без изменения его внутренней структуры.

В макетах ОВС ячейки на минитронах размещаются между двумя платами, на одной из которых выполнены соединительные тракты для подводки напряжений питания к минитронам, а на другой — межъячейковые соединения для построения многонаправленной ОВС.

Конструктивно ячейки ОВС выполняются в виде гибридной интегральной. схемы на стабильной подложке размером 20к32 мм, на поверхности которой методами тонкопленочной технологии напьшены микрополосковые линии и выводы и встроены невэаимные магнитные элементы.

Ситалловая подложка с гибридной схемой заключается в прямоугольный металлический (латунный, посеребренный) корпус со съемным дном и крышкой. Ввод управляющих напряжений тактовой частоты и вывод напряжений субгармоники осуществляются через стенки корпуса с помощью специальных микроразъемов с волновым сопротивлением 50 ом.

Для сборки функциональных блоков иэ ячеек ОВС можно использовать пайку или термокомпрессионную сварку отдельных ячеек внутри большого корпуса. Объединение функциональных блоков между собой в ОВС может быть выполнено с помощью коаксиальных микроразъемов, а при построении ОВС до частот, не превышающих 25 Ггц, могут

3107

10 частоты, полосковую линию с двумя боковыми связями, которые соединены со входными сигнальными шинами, о т л и ч а юш и и с я тем, что, с целью повышения его быстродействия и расширения функциональных возможностей, резонатор минитрона через вновь введенный магнитный цлркулятор соединен с выходом полосковой линии и со входами дополнительных ключей, выходы ко1о торых через линии задержки соединены с выходными шинами.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 415808, 15 кл. Н 03 К 19/162, 1974.

2. Авторское свидетельство СССР по заявке

У 32490972, кл. Н 03 К 19/162, 26 05.77 (прототип), ЯЗ 2Ь 2тр 2за 24 2Ф, f4 2+д gy yp

ЦНИИПИ Заказ 1768/47

Тираж 995 Подписное

9 73

ыть использованы малогабаритные штырьковые разъемы.

Использование универсальных элементов

ОВС позволяет унифицировать изготовление различных блоков ЦВМ, значительно повысить их надежность н уменьшить стоимость изготовления, Формула изобретения

Элемент однородной вычислительной структуры, содержащий четыре идентичных каскада, каждый из которых содержит минитрон с электронным гистерезисом, катод которого соединен с объединенными входами ключей, выходы которых соединены с соответствуюгцими нишами напряжения смешения на отражателе и модулирующего напряжения тактовой

Филиал ППП "Патент", г, Ужгород, ул. Проектная., 4