Устройство для проверки логических блоков

 

Союз Советскик

Социвлистическик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 734625 (61) Дополнительное к авт. свил-ву (22) Заявлено03.01.78 (2l ) 2566749/18-24

G05 В 23/02 с присоединением заявки ¹

Государственный комнтет (23) Приоритет ло делам нзобретеннй и открытий

Опубликовано15.05.80. Бюллетень № 18

Дата опубликования описания 17.05.80 (53) УДК681.326 (088.8) (72) Авторы изобретения

И. Б. Арон и В. В. Быданов (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ

ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля в логических схемах цифровой и импульсной техники.

Известны устройства для проверки

5 логических блоков, определяющие логиче<>. кие уровни или импульсные сигналы на выводах этих блоков jl) и (21.

Недостатком таких устройств является малая информативность контроля.

Наиболее близким по технической сущности к предлагаемому является устройство для проверки логических блоков, содержащее первый триггер, первый вход которого соединен с выходом генератора им- 5 пульсов, выход через элемент отрицания равнозначности со входом первого индикатора, второй вход элемента отрицания равнозначности через согласующий блок соеди20 нен с выходом чувствительного элемента, второй выход согласующего блока подключен ко входу фильтра,.а третий выход— ко второму входу первого триггера (31.

Недостатком устройства является ограниченная полнота конт роля.

Ilenb изобретения — увеличение полноты контроля.

Указанная цель достигается тем, что устройство содержит инвертор, первый и второй элементы И-НЕ, интегратор, пороговый блок, первый и второй формирователи сигналов и второй триггер, первый вход которого подключен к выходу фильтра и через последовательно соединенные интегратор и пороговый блок - к первым входам первого второго формирователей сиг налов, вторые входы которых подключены соответственно через первый и второй элементы И-НЕ к первому и второму выходам второго триггера, второй вход первого элемента И-НЕ через инвертор соединен с вторым входом первого триггера, вторым входом второго триггера и вторым входом второго элемента И-НЕ, а третьи входы первого и второго формирователей ! сигналов соединены с выходом генератора импульсов. Кроме. того, формирователь сит734625

3 налов содержит третий и четвертый трщ геры второй индикатор, вход которого под1 ключен K первому выходу третьего триггера, второй выход которого соединен с первым входом четвертого триггера, выход которого подключен к первому входу третьего триггера, второй вход первого трит» гера соединен с третьим Входом формирователя сигналов, первый и второй входы четвертого триггера соединены соответст-10 венно с первым и вторым входами формирователя сигналов.

На чертеже изображен,i функциональ ная схема предлагаемого устройства для проверки логических блоков.

Схема устройства содержит входной блок 1, чувствительный элемент 2, генератор импульсов 3, первый триггер 4, элемент 5 очрицания равнозначности, первый индикатор 6, фильтр 7, интегратор 8, 20 пороговый блок 9, второй триггер 10, первый и второй элементы И-НЕ 11 и 12, инвертор 13, первый и второй, формирова.— тели 14 и 15 сигналов, каждый из кото25 рых состоит из третьего и четвертого триггеров 16, 17, индикатора 18.

Устройство работает следующим образом.

При отсутствии импульсов на входе уст,Зо ройства, триггер 4- находится в нулевом состоянии, при котором низкий потенциал с его выхода поступает на Вход элемента 5, При этом входной сигнал, поступающий с чувствительного элемента 2 через

35 блок 1 на второй вход элемента 5, определяет оса:тояние HBllHKGTopB 6, свечение которого индицирует высокий логический уровень на входе, отсучствие свечения— низкий.

При наличии импульсов на чувствительном элементе 2 устройства, свечение индикатора 6 будет прерывистым с частотой повторения 1 Гц. Это достигается за счет того, что периодически (Т 1 с) 45 с генератора 3 на Вход сброса триггера

4 поступают импульсы (Г 0,2 с), разрешающие его срабатывание по тактовому

ВХОДУ.

Полэжительный фрОнт Входного импуле«g0 са, поступающего на тактовый вход триггера, перебрасывает последний в единич иое" состояние (последуюшие импульсы пор тверждают это состояние). При атом вы.с Окий лОГичес кий урОвень с BblxojliB Григ гера 4 поступает на элемент 5. Это приводит к тому, что индикация становится обратной: при высоком логическом уровне на Входе индикаторный элемент He светитI 4 ся, а при низком — светится. По окончании времени Г на вход триггера 4 подается низкий потенциал, возвращающий трит гер в "нулевое" состояние.

Исследуемый сигнал с выхода входного устройства 1 поступает также на фильтр 7.

На выходе последний сигнал возникает только в том случае, если входное напряжение находится в указанной зоне.

Интегратор 8 с пороговым блоком 9 служат для блокировки импульсов короче допустимой величины.

В исходном состоянии триггеры 16, 17 формирователей 14 и 15 в "нуле» и "единице". Импульсы с генератора 3 периодически подтверждают эти состояния триггеров.

Если длительность импульсов с выхода фильтра 7 не превышает допустимой величины, то на выходе порогового блока

9 будет постоянно присутствовать низкий нулевой" потенциал и триггеры 17 своеro состояния не меняют.

Если же длительность импульса на выходе фильтра 7 превысит допустимую величину, на выходе порогового блока 9 возникает сигнал, который поступает на тактовые входы триггеров 17. Если в м мент поступления этого счгнала на Д-Входе одного из триггеров будет присутствовать низкий уровень (последний появляет ся на выход схемы И-НЕ 11, если в сит нале присутствует "звон" 0", и.на выхо. де схемы И-НЕ 12, если звон «1 ),то соответствующий триггер 17 также установится в нуль" и тем самым подготс вит к срабатыванию соответствующий триггер 16 по Д-входу. Это приводит к тому, что первый пришедший импульс на тактовый вход триггера 16 с генератора импульсов 3 установит его в "единичное" состо ание, при котором засветится соответст вующий индикаторный элемент 18. Данное состояние продлится один период генератора 3, после чего следующий его импульс возвратит триггеры 16 в исходное "нулевое состояние и соответствующий индикатор погаснет. Возврат в исходное состояние триггеров 16 обеспечивается тем,что при срабатывании низкий потенциал с их инверсных выходов поступает на 3 -вход триггеров 17 и устанавливает их в единицу, тем самым подготавливая к уст новке в нуль триггеры 16 по Д-входу.

Триггер 10 вместе с инвертаром 13 и с элементами 11 и 12 служит для бло кировки вцдачи сигнала звона", в случае нормального сигнала. Нормальным сигна734 лом считается следующая последовательность изменения уровней: "нуль ((0,4 В) нерабочий уровень (> 0,4 В; (2,4 В) единица () 2, 4 В) — "нерабочий уровень" — "нуль" и т.д.

Как"звон" нуля" будет восприниматься следующая последовательность изменений уровней: «нуль — нерабочий уровень — нуль и как "звон" "единицы", единица" — нерабочий уровень" - единица".

Таким образом, при наличии в исследуемом сигнале звона", будет периодически вспыхивать тот из индикаторных элементов 18 (или оба сразу), который соответствует определенному характеру "звона, т,е. "звону» "0 или "звону» "1

Формула изобретения

1, Устройство для проверки логических блоков, содержащее первый триггер, первый вход которого .соединен с выходом генератора импульсов, выход через элемент от25 рицания равнозначности — со входом первого индикатора, второй вход элемента отрицания равнозначности через согласующий блок соединен с выходом чувствительного элемента, второй выход согласующего блоза ка подключен ко входу фильтра, à третий выход — ко второму входу первого триггера, о т л и ч а ю ш е е с я тем, что, с целью увеличения полноты контроля, устройство содержит инвертор, первый и

35 второй элементы И-НЕ, интегратор, пороговый блок, первый и второй формирователи сигналов и второй триггер, первый вход

625 6 которого подключен к выходу фильтра и через последовательно соединенные интег ратор и пороговый блок — к первым входам первого и второго формирователей сит палов, вторые входы которых подключены соответственно через первый и второй элементы И-НЕ к первому и:второму выходам второго триггера, второй вход первого элемента И-НЕ через инвертор соединен с вторым входом первого триггера, вторым входом второго триггера и вторым входом второго элемента И-НЕ, а третьи входы первого и второго формирователей сигналов с выходом генератора импульсов.

2. Устройство по и. 1, от л и ч а ющ е е с я тем, что формирователь can налов содержит третий и четвертый триг геры и второй индикатор, вход которого подключен к первому выходу третьего ° триггера, второй выход которого соединен с первым входом четвертого триггера, выход которого подключен к первому входу третьего триггера, второй вход первого триггера соединен с третьим входом формирователя сигналов, первый и второй входы четвертого чриггера соединены соответственно с первым и вторым входами формирователя сигналов.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии Л 44-30704, кл. 54 (7), 1975, 2. Патент США М 3750015, кл. 340-146, 1976.

3, Журнал "Приборы и системы управ- ления, 1974, J4 1122, с. 38-29 (прототип) .

734625

Составитель Н. Белинкова

Редактор О. Колесникова Техред М. Петко Корректор М. Пожо

Заказ 2218/9 Тираж 956 Подписное

llHHHHH Государственного комитета СССР по делам изобретений и открьлий

113035, Москва, Ж-35, Раушскаа наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4