Устройство для вычисления производной частотно-импульсных сигналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистических

Республик

,734729 (61) Дополнительное к авт. свид-ву(22) Заявлено 18.08.76(21) 2400486/18-24 с присоединением заявки J%— (23) Приоритет

Опубликовано 15.05.80, Бюллетень М 18

Дата опубликования описания 18 Q5 8Q (5! )М. Кл. . Ci 06 Gi 7/18

1Ъаудерстеенный камнтет

СССР па делам нзабретеннй н атнрмтнй (53 ) УД К 68 1р 335; (088.8) (72) Автор . изобретения

Ю. В. Каллиников

Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности (7f) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПРОИЗВОДНОЙ

ЧАСТОТНО-ИМПУЛЬСНЫХ СИГНАЛОВ

11зобретение относится к автоматике и вычислительной технике, в частности, к устройствам формирования цифрового: кода производной частотно»импульсного сигнала.

Известно частотно-импульсное диффе5 ренцирующее устройство, содержащее блок приращения периода, блок возведения в куб, элемент И и счетчик результата (1$

Недостаток устройства - пониженная

10 точность измерения производной.

Известно также частотно-импульсное дифференцирующее устройство, содержа щее блок управления, генератор опорной частоты, частотомер мгновенных значений, блок измерения периодов, управляемый делитель частоты, счетчик импульсов, элементы и группы элементов И и . ИЛИ t2).

Недостаток устройства сложность конструктивной реализации.

Наиболее близким к изобретению является устройство для вычисления произ водной частотно-импульсного сигнала, 2 содержащее блок приращения периода, соединенный первым вхоцом с входом устройства, первым выхоцом - с первым входом элемента И, а вторым выхоцом с входом .обнуления счетчика результата, подключенного счетным входом к выходу элемента И, соединенного вторым входом, с выходом первого управляемого делите ля частоты, счетный вход которого под» ключен к выходу второго управляемого делителя частоты, а управляющий вход соединен с выходом первого регистра памяти, подключенного первым информационным входом к выходу первого блока элементов И, соединенного первым вхо» цом с выходом второго регистра памяти и с управляющим входом второго управляемого делителя частоты, подключенного счетным входом к выходу третьего уп» равляемого целителя частоты, счетный вхоц которого соединен с выходом гене» ратора опорной частоты и подключен через делитель частоты к счетному входу счетчика периода, соециненного вы

73 17

r ходом с первым входом второго блока элементов 1, подключенного выходом к информационному входу второго регистра памяти, причем вторые входы обоих блоков элементов И и входы обнуления ре5 гистров, памяти и счетчика периодов соединены с соответствующими выходами блока управления. подключенного входом к выходу устройства, причем управляющий вход третьего управляемого делителя 10 частоты подключен через третий регистр памяти к выходу второй группы элементов f! .(3).

11едостаток устройства — сложность конструктивной реализации. 15 !

Цель изобретения - упрощение устройства.

С этой целью в устройстве для вычисления производной частотно-импульсных сигналов, содержащем блок приращения периода, соединенный первым входом с входом устройства, первым выходом с первым входом элемента И, а вторым выходом с входом обнуления счетчика результата, подключенного счетным входом 25 к выходу элемента И, соединенного вторым входом с выходом первого управляемого делителя частоты, счетный вход которого подключен к выходу второго управляемого делителя частоты, а управ- 30 ляющий вход соединен с выходом первого регистра памяти, подключенного информационным входом к выходу первого блока элементов И, соединенного первым входом с выходом второго регистра памя- ЗБ ти и с управляющим входом второго управляемого делителя частот, подключенного счетным входом к выходу третьего управляемого делителя частоты, счетнь1й вход которого соединен с выходом генератора опорной частоты и подключен через делитель частоты к счетному входу счетчика периода, соединенного выходом с первым входом второго блока элементов И, подключенного выходом к 4 информационному входу второго регистра памяти, причем вторые входы обоих блоков элементов И и входы обнуления регистров памяти и счетчика периода соединены с соответствующим выходами бло- 0 ка управления, подключеного входом к входу устройства, дополнительно выход делителя частоты подключен к второму входу блока приращения периода, соединенного третьим входом с выходом второго регистра памяти и управляющим входом третьего управляемого делаеля частоты.

29 1

Кроме этого, блок приращения периода выполнен содержащим узел управления, три1 геры, формирователи, элемент задержки, элементы И и И 1И, группу элементов И, и счетчик, подключенный выходом к входу первого формирователя, первому входу первого элементов И, первому входу первого элемента ИЛИ и первому входу узла управления, второй вход которого через второй формирователь соединен с первым выходом первого триггера, соединенног о счетным входом с первым входом блока приращения периода и подключенного вторым выходом через третий формирователь к первому входу второго элемента И, второму входу первого элемента ИЛИ и первому входу третьего элемента И, соединенного вторым входом с выходом первого формирователя и подключенного выходом к шине индикации нулевых значений производной и первому входу второго элемента ИЛИ, второй вход которого соединен с шиной запуска, а выход второго элемента ИЛИ подключен к установочному входу первого триггера и через элемент задержки соединен с первым входом второго триггера и установочным входом третьего триггера, подключенного счетным входом к выходу первого элемента ИЛИ, первым выходом - к первому выходу блока приращения периода, а вторым выходом — к входу четвертого формирователя, соединенного выходом с вторым выходом блока приращения периода, причем второй вход второго тригг ера, подключенного выходом к второму вхоцам первого и второго элементов И, соединен с выходом третьего элемента ИЛИ, входы ко торого соответственно подключены к выходам первого и второго элементов И и входам четвертого триггера, выходы которого соединены с шинами индикации знака производной, а счетный вход счетчика подключен к выходу четвертого элемента И, соединенного первым входом со вторым входом блока прира.цения периода и подключенного вторым входом к первому выходу узла управления, второй и третий выходы которого соединены соответственно с первым входом группы элементов И и входом обнуления счетчика, подключенного установочным входом к выходу группы элементов И, соединенной вторым входом с третьим входом блока приращения периода.

На чертеже изображена блок-схема устройства.

734729 где

Устройство содержит генератор 1 опорной частоты, делитель 2 частоты, счетчик 3 периода, первый, второй и третий управляемые делители 4, 5 и 6, частоты, блок 7 управления, элементы

8 И, счетчик 9 результата, первый и второй регистры 10 и 11 памяти, первый и второй блоки 12 и 13 элементов

И и блок 14 прир.пцения периода. Блок приращения периода содержит узел 15 1о управления первый, второй, третий и четвертый триггеры 16, 17, 18 и 19, первый, второй, третий и четвертый формирователи 20, 21, 22 и 23, элемент 24, задержки, первый, второй, третий и четвертый элементы 25, 26, 27 и 28 И, первый, второй и третий элементы 29, 30 и 31 ИЛИ, группу элементов 32 И, и счетчик 33, соответствующие входные и выходные шины 34-43. Каждый из управляемых делителей частоты 4, 5 и

6 выполнен на счетчике и группе элементов И.

Устройство работает следуюшим образом.

В блоке 7 из последовательности импульсов входного сигнала т ., поступа1 ющего на шину 34, формируются управляющие сигналы, определяющие по выходным шинам 35 - 39 последовательность работы узлов устройства. С выхода генератора 1 импульсы опорной частоты поступают на счетный вход управляемого делителя 6 и вхоц делителя 2. В делителе 2 опорная частота делителя на пос35 тоянный коэффициент К. В управляемых делителях 4 - 6 входная частота делится на коэффициенты, записанные в вице параллельного кода в регистры памяти 10

40 и 11. С выхода целителя 2 импульсы поступают на счетный вход счетчика 3 периода, где они суммируются в промежутках времени, равных текущим периодам входного сигнала, формируемым путем

4S подачи на вход обнуления счетчика 3 сигнала с шины 39 блока 7 управления.

На выходе счетчика 3 в момент предшествующий обнулению образуется код

Мт.= к т î

1 11

T — текуший 1-й период вход1 ного сигнала

Этот коц через блок 13 элементов И по сигналу управления с шины 38 блока 7 переписывается в регистр памяти 11, предварительно очишенный от предыдущей информации сигналом с шины 38 блока 7.

Перед обнулением регистра 11 памя» ти информация о коде и, предыдушего тi=4 (1 - 1)-го периода вхоцного сигнала переписывается . с шины 36 через открытый сигналом блок 12 элементов И в регистр

10 памяти, предварительно обнуленный сигналом с шины 35.

В управляемом делителе 6 опорная частота делится на коэффициент деления и т1 =) р.

"т. 1

Полученная выходная частота "4 пов торно целится на коэффициент М т- в управляемом делителе 5, на выходе которого образуется частота

К

Гя-- 1 % .

Частота F< делится в управляемом делителе 4 на коэффициент N>„<, про порциональный предыдущему (1 -1) «му периоду входной частоты. Частота Гq на выходе делителя 4 соответственно равна хЬ я.

Е % E44

0 где 9 - — частота, соответствуюшая

1-1 (1-1)-му периоду входного сигнала.

Эта частота в промежутке времени, на который открывается элемент 8 И, суммируется в счетчике 9 результата.

Время отпускания элемента И определяет блок 14 приращения периода.

Блок 14 работает следующим образом.

По сигналу пуск, поступающему с шины 40 через элеме1т 30 ИЛИ на установочный вход триггера 16, последний устанавливается в единичное состояние. Этот же входной сигнал, пройдя че» рез элемент 24 задержки, устанавливает триггер 18 в единичное состояние, а триггер 1 7 в нулевое состояние. Задержка необходима для того, чтобы импульс с формирователя 22 по перепаду напряжения триггера 16, не установил триг геры 18 и 17 в противоположные начальные состояния. Первый импульс входной частоты 5 переводит триггер

1 6 в состояние, при котором на входе формирователя 21 образуется импульс по перепаду напряжения .на выходе триггера 16. Этот импульс запускает узел управления, 15 по его второму входу.

Сначала выходным сигналом узла 15 об нуляется счетчик ЗЗ, зятем окутывается группа элементов 32 И, через которую

734729

К3 р т т

1 -4

7 в счетчик 33 из регистра 11 записывается код И-,, пропорциональный

1-1 (I -1 )-му периоду входного сигнала, после чего открывается элемент 28 И, через который на счетный вход счетчика

33, работающего в режиме вычитания входных импульсов, начинают поступать импульсы с выхода делителя 2. Обнуление счетчика 33 произойдет через интервал времени, равный Т„ . Появив- 10 . шийся на выходе счетчика 33 импульс, сдвинутый относительно первого импульса входной частоты „на предыдущий (1-1)-ый период, поступает на первый вход узла 15 управления через элемент 15

29 ИЛИ на счетный вход триггера 18.

Прй этом узлом 15 управления снимает ся сигнал, отпирающий элемент 28 И, и импульсы с выхода делителя 2 не поступают на вход счетчика 33. Второй 20 импульс частоты „ перебрасывает триггер 1 6 в положение, при котором на выходе формирователя 22 образуется импульс, поступающий на второй вход . элемента 29 ИЛИ. Интервал времени между двумя входными импульсами равен 1 -му периоду входной частоты . Если входная частота увеличивает1

% ся во времени, то (1 -1)-ый период больше 1-го периода 11 и импульс с выхода формирователя 22 поступает на элемент 29 ИЛИ раньше импульсас выхода счетчика 33. Если же входная частота уменьшается, то первым на элемент 29 ИЛИ приходит импульс с выхода счетчика. 33. По первому импульсу, поступившему на элемент 29, ИЛИ, триг гер 18 устанавливается в положение при котором открывается элемент 8 И и на счетный вход счетчика результата 9

40 начинают поступать импульсы с делителя 4. По второму импульсу, поступившему на элемент 29 ИЛИ, триггер 18 воз вращается в исходное положение, при котором элемент 8 И запирается, а по перепаду напряжения в формирователе

23 образуется импульс, переписывающий код из счетчика 9 в выходной регистр (на блок-схеме не показан) и обнуляю щий счетчик 9. пропорциональный первой производной входной частоты по времени. По приходу следуюшего (третьего) импульса цикл изменения повторяется.

Знак производной определяется с помощью триггеров 1 7 и 1 9, элементов

25 и 26 И и элемента 31 ИЛИ. После установки по сигналу "пуск" триггера 17 в нулевое состояние, открываются элементы 25 и 26 И и в зависимости от того, какой из импульсов (с выхода счетчика

33 или выхода формирователя 22) придет первым, триггер 1 9 установится в соответствующее положение, характеризующее знак приращения периода, а следовательно, и знак производной по шинам 41 и 42 индикации знака.

Импульсом, первым прошедшим через один из элеметов 25 и 26 И и затем через элемент 31 ИЛИ, триггер 17 устанавливается в единичное состояние, при этом элементы 25 и 26 И закрываются, и второй импульс через них не проходит, а триггер 1 9 сохраняет положение, соответствующее первому импуль су, Поменяться знак производной может лишь после того, как производная пройдет через нулевое значение. B этот момент блок 14. устанавливается в исход

1 ное положение. Сигнал 41 — О соответствует моменту dT =О, т. е. когда импульсы на элемент 29 ИЛИ приходят одновременно. Учитывая динамику изменения входного сигнала, выходной импульс с выхода счетчика 33, расширяясь в формирователе 20 (который удлиняет импульсы), сравнивается на элементе

27. И с импульсом с выхода формирователя 22. При совпадении этих импуль сов, на выходе элемента 27 И и, соот« ветственно, на шине 43 индикации нулевых значений появляется сигнал, который через элемент 30 ИЛИ устанавливает блок 14 в начальное положение.

Время, в течение которого элемент 8 И открыт, равно абсолютной величине прирашении 1-го периода входной час55 тоты g. относительно (1 -1)-го пе1 риода . . Следовательно, в момент

1 запиранпя элемента 8 И в счетчике 9 образуется код

Предлагаемое устройство для измерения производной частотно-импульсного

1 сигнала отличается от известного простотой.реализации (в частности, упро.пения блока приращения периода, отсутствием третьего регистра памяти) при сохранении на прежнем уровне метпрологических характеристик.

C) 734

Формула изобретения

1. Устройство дпя вычисления производной частотно»импульсных сигналов, содержащее блок приращения периода, сое- > диненный первым входом с входом устройства, первым выходом с первым входом элемента И, а вторым выходом - с входом обнуления счетчика результата, подключенного счетным входом к выкоду эпе-1о мента И, соединенного вторым входом с выходом первого управляемого депитедя частоты, счетный вход которого поцкпючен к выходу второго управляемого делитепя частоты, а управляющий вход соеди- >5 нен с выходом первого регистра памяти, подключенного информационным входом к выходу первого блока эпементов И, соединенного первым входом с выходом второго регистра памяти и с управляющим 20 входом второго управляемого делителя частоты, подключенного счетным входом к выходу третьего управляемого делитепя частоты, счетный вход которого соединен с выходом генератора опорной частоты и подключен через депитепь частоты к счетному входу счетчика периода, соединенного выходом с первым входом второго блока апементов И, подключенного выходом к информационному входу второго регистра памяти, причем вторые входы обоих бпоков апементов И и входы обнуления регистров памяти и счетчика периода соединены с соответствующими выходами блока управления, подклю-35 ченного входом к входу устройства, отличающееся тем, что, с цепью упрощения устройства, выход делителя частоты подключен к второму входу блока приращения периода, соединенного третьим входом с выходом второго регистра памяти и управляющим входом третьего управпяемого делителя частоты.

2. Устройство по п. 1, о т и и ч а— ю щ е е с я тем, что блок приращения 45 периода содержит узел управления, триггеры, формирователи, апемент задержки, апемент И и ИЛИ, группу элементов И и счетчик, подключенный выходом ко входу первого формирователя, первому входу первого элемента И, первому входу первого элемента ИЛИ и первому вхоl ,ду узла управления, второй вход которого через второй формирователь соединен с первым выходом первого триггера, со10 единенного счетным входом с первым входом блока приращения периода и подкпюченного вторым выходом через третий формирователь к первому вкоду второго апемента И, второму входу первого элемента ИЛИ и первому входу третьего апемента И, соединенного вторым входом с выхоцом первого формирователя и годкпюченного выходом к шине индикации нунулевых значений производной и первому вкоцу второго апемента ИЛИ, второй вхоц которого соединен с шиной запуска, а выход второго. элемента ИЛИ подключен к установочному входу первого триггера и через элемент задержки соединен с первым входом второго триггера и установочным входом третьего триггера, подключенного счетным входом к выходу пер» вого элемента ИЛИ, первым выходом - . к первому выходу блока приращения пе риода, а вторым ььгхоцом - ко входу четвертого формирователя, соединенного выходом со вторым выходом блока прира» щения периода, причем второй вход второго триггера, подключенного выходом ко вторым входам первого и второго элементов И, соединен с выходом третьего элемента ИЛИ, входы которого соответственно подключены к выходам первого и второго элементов И и входам четвертого триггера, выходы которого соединены с шинами индикации знака производной, а счетный вход счетчика подключен к выходу четвертого элемента И, соединенного первым входом с, вторым входом блока приращения периода и подключенного вторым входом к третьему выходу узла упра >пения, второй и третий выходы которого соединены соответственно с первым входом группы элементов И и входом обнупения с етчика, подключенного установочным входом к выходу группы элементов

И, соединенной вторым входом с третьим входом блока приращения периоца.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

34 399860, кп. Ci 06 F 7/38 1971.

2. Авторское свицетепьство СССР по заявке hb 2 1 1 94 84/2 4, кп. G 06 Cr 7/18; 1976.

3. Авторское свицетепьство СССР по заявке N. 2395060, кп. G> 06 Х 3/00, 11.08.76 (прототип)