Устройство для сопряжения

 

Союз Советских

Социалистических

Республик рц736О86 (61) Дополнительное к авт. свид-ву (22) Заявлено 030178 (21) 2564216/18-24 ( „г

G 06 Р 3/04 с присоединением заявки ) (9 (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

I (53) УДК681. 327.11 (088. 8) Опубликовано 250580. Бюллетень М 19

Дата опубликования описания 2505.80

С.В. Иванов, Ю.М. Корбашов, B. И. Кутняков, Э. В. Рыков, В. В. Стрыгин, В. И. Пименов и A. Г. Хлюпин (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройст вами .

Известны устройства для обмена данными управляющей вычислительной машины с периферийными устройствами, содержащие регистр обмена, соединенный с периферийными регистрами двухсторонней связью, блок выбора приоритета, первый выход которого соединен с первым входом блока управления, второй выход и первый вход.. подключены соответственно ко входам 15 и выходам периферийных устройств, соединенных выходами со входами соответствующих периферийных регистров, второй вход блока управления соединен с выходом центрального процессо- 20 ра, коммутатор, первая группа входов которого подключена к первому выходу блока управления, вторая к выходам периферийных устрой ст в, а выход к управляющему входу регистра25 обмена, соединенного двухсторонними информационными связями с центральным процессором, причем первый выход блока выбора приоритета подключен к первым управляющим входам централь-3Q ного процессора и коммут ат о1та „вторые управляющие входы которых соединены со вторым выходом блока управле ни я, второй вход блока выбора приорйтета подключен к выходу центрального процессора (1) .

Недостаток этих устройств состоит в ограниченных функциональных возможностях, что исключает одновременный обмен данными нескольких внешних устройств (абонентов) с процессором обмена.

Наиболее близким к данному по сущности технического решения являет ся устройст во для сопряжения процессора с устройствами ввода-вывода, содержащее регистр запросов и регистр маски, подключенные выходами соответственно с первым и вторым входами блока анализа приоритетов, блок управления и синхронизации, соециненный первым выходом с регистром связи с процессором, выход которого подключен ко входу регистра маски, а вторым выходом — с третьим входом блока анализа приоритетов, подканалы або не нт о в., подключен ные первыми в хоцами и выходамн к соответствующим выходам и входам блока анализа приоритетов, вторыми „трет ьими и чет вер7360 86

fQ

25 тыми входами — соответственно к третьему выходу блока управления и синхронизации, второму и третьему выходам регистра связи с процессором, а вт орыми и тр ет ьими вы хо дами — к соот вет ст вующим входам выходного блока данных и выходного блока адреса, причем каждый подканал абонента содержит упр авля емый счет чи к т актов, соединенный выходом ro входом формирователя управляющих сигналов, вь.ходы которого подключены соответственно к управляющим входам регистра управ— ляющих слов, регистра записи и регистра чтения.

Недостаток указанного устройства заключается в его сложности, что обуславливает низкую надежность устройства.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, чт о в у с. . рой ст во, содерж аще е подканалы абонентов, блок приоритетов, блок синхронизации, регистр обмена. первые вход и выход которого являются соот вет ст вен но информационным входом и выходом устройства и блок управления обменом, первые вход и выход которого являются соответственно управляющими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и входу блока синхронизации, а второй и третий выходы — сост ветственно к первому входу подканалов абонентов и Управляющему входу блока приоритетов, входы запросов и выходы разрешения которого соединены соот вет ст вен но с пер выми выходами и вторыми входами соот вет ст вующих подканалов абонентов, введены регистр готовности программы, подключенный информационными входом и выходом соответственно ко вторым выходу и входу регистра обмена, управляющим входом — к четвертому выходу блока синхрониз ации, а управляющими выходами — к -ретьим входам соответ— ствующих подканалов абонентов, коммутатор информации и блок контроля по модулю, саеди нен ный первым вхоцом и выходом соответственно с третьими выходом и входом регистра обмена, а вторым и третьим входами соответственно с третьим выходом блока управления обменом и пятым выходОм блока синхронизации, шестой выход. которого подключен к управляющему входу коммутатора информации, информационные вход и выход которого соединены соответственно с четвертыми выходом и входом регистра обмена, подключенного пятым входом к четвертому выходу блока управления обменом, а входы и выходы группы информационных входов и выходов и входы группы адресных входов — соответ ст вен но с чет вертыми входами, вторыми и трет ьими выходами соот ветствующих подканалов абонентов, а также тем, что подканал абонента содержит ре ги стр служе бных си гн ало в., соединенный входом и выходом соответственно с первыми выходом и входом узла управления, коммутатор типа передачи, соединенный первыми входом и выходом соот вет ст венно с первыми выходом и входом регистра обмена подканала, вторые вход и выход Ко торого являются соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен со вторым входом узла управления, третий и чет вертый выходы которого соединены соответственно со вторым входом коммутатора типа передач и третьим входом регистра обмена подканала, а пятый и шестой — соответственно с третьим выходом подканала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы . которого являются соответственно первым и вторым входами подканала, а выход соединен со втооым входом элемента И.

На фиг. 1 показана блок-схема, стройст ва; на фиг. 2 — фун кциональн схема коммутатора информации.

Устрой ст во содержит ре гистр 1 обмена, блок 2 управления обменом, блок 3 синхронизации, блок 4 приоритета, подканалы 5 абонентов, блок

6 контроля, коммутатор 7 информации и регистр 8 готовности программы.

Каждый подканал 5 состоит из регистра

9 обмена подканала, узла 10 управления, регистра 11 служебных сигналов, коммутатора 12 типа передачи, три ггера 1 3 гото вно сти, элемента И

14 и элемента ИЛИ 15. Устройство сопрягается с процессором 16 обмена и с абонентами 17 (внешними устройст в ами ) Коммутатор 7 ин формации (фиг. 2 ) содержит несколько групп элементов

И 1.8 приема по числу подканалов 5, причем число элементов И 18 в группе соответ ст вует разрядности передаваемых подканалов слов, элементы И 19, элементы ИЛИ 20, группы элементов

И 21 выдачи, число которых равно числу подканалов, а число элементов

И соответ ст вует разрядности выдаваемого в подканал слова, элементы И

23 и 23, триггер 24 режима коммутатора, элементы 25 и 26 коммутации приема и выдачи соот вет ст вен но .

Устройство работает следующим образом.

Процессор 16 обмена в начале работы вьдает на регистр 1 команду рабочего режима, которая расшифровывается блоком 2, который запускает блок 3, подготавливая его к авто.736086 номной работе по приему и выдаче информации.

Затем процессор 16 выдает значение регистра готовности программы

/ которое транслируется через регистр

1 на регистр 8, где хранит.ся в течение всего времени обмена, вплоть

5 до смены показаний регистра 8.

После записи в регистр 8 блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 15.

Выходной сигнал с элемента ИЛИ 15 пройдет через элемент И 14 только в случае наличия сигнала с соответствующего разряда регистра 8 на узел

10, инициируя начало автономной работы подканала. Далее запуШенные подканалы 5 работают одновременно и независимо, выдывая (или принимая) одно слово информации в (или из) внешне го устрой ст ва в соот вет ст вии с конкретнбй временной диаграммой последнего.

При приеме информации от внешнего устройства коммутатор 12 .под воздейст вием сигнала с узла 10 . от крывает соответствующие цепи (параллельные 25 или последовательные) выдачи информации на регистр 9; а при выдаче информации во внешнее устройство открываются соот вет ст вуюшие цепи (параллельные или последовательные) приема инфор- Я мации от регистра 9. Выдача или прием слова заканчивается установкой в единичное состояние триггера 13 и переходом подканала 5 в состояние ожидания связи с регистром 1. 35

Обмен информацией подканалов 5 с процессором обмена происходит в два этапа.

На первом этапе блок 3, подавая сигнал на блок 4, выделяет номер старшего подканала из числа выставив40 ших свои готовности. Блок 4 разрешает работу одного подканала 5, выдавая сигнал через элемент ИЛИ 15 и элемент И 14 на узел 10, который через соответствующий вход коммутатора 7 45 записывает номер этого подканала в регистр 1 с контрольными разрядами по модулю 3 в позиционном коде, т.е. с 1 в разряде и запускает блок 2, который управляет выдачей номера выб- 5О ранного подканала из регистра 1 по информационным шинам в параллельном коде в процессор 16. Процессор 16 по этому номеру готовит адрес буферной зоны памяти для записи или считывани я сло ва информации .

На втором этапе происходит, собственно, Передача слова информации из выбранного подканала 5 в регистр 1 через коммутатор 7 или наоборот из регистра 1 в подканал 5 через комму- 40 татор 7. Обмен словом информации при этом. происходит в параллельном коде, причем обменом слова информации с процессоро 16 управляет узел 10 и блок 3, который подачей импульсного 65 си гнала на коммутатор 7 прои з водит передачу слова между регистрами 9 и 1.

Коммутатор 7 работает в двух режимах: первый режим используется на первом этапе для передачи номера выбранного подканала в позиционном коде на регистр 1; второй режим и спользует ся на втором этапе для передачи информации из (или в) подканал.

Переключение режима осуществляется выдачей импульсного сигнала из блока

3, причем импульсный си гн ал на пер- вом этапе (в режиме передачи номера) проходит через элемент И 23, так как на нулевом выходе триггера 24 имеется высокий потенциал. и далее на группу элементов И 19 передачи номера.

Один из элементов И 19 открыт потенциальным си гн алом из блока 4. Си гнал с этого элемента И 19 поступает на один из входов соответствующего элемента ИЛИ 20 и далее с выхода этого элемента записывается в соответствующий разряд регистра 1.

Тем же импульсным сигналом с блока 3 происходит переключение триггера 24 по счетному входу в единичное состояние (режим коммутатора 7 для передачи информации) .

Во втором режиме коммутатора происходит передача информации подачей импульсного сигнала от блока 3 на элемент И 22, с выхода которого при приеме информации от подканала

5 сигнал поступает на управляющие входы элементов И 18. На информационные входы этих элементов поступает информация из подканала 5. На входы этих элементов поступает также сигнал разрешения, передаваемый потенциальным сигналом из блока 4 через элементы 25. С выхода элементов И

18 информация поступает на входы элементов ИЛИ 20 и далее в соответствующие разряды регистра 1.

Выдача информации из регистра 1 в подканал 5, выбранный схемой 4 приоритета, происходит при подаче импульсного сигнала с вйхода элемента И 22 на элементы И 21, на другие входы которых поступают значения соответствующих разрядов регистра 1 и сигнал разрешения, сформированный в блоке 4 и скоммутированный элементами 26.

Коммутационные элементы группы приема информации 25 и выдачи 26 образуют коммутационное поле и позволяют жестко задавать набор подканалов, работающих на прием (или выдачу) информации. Каждый подканал в отдельных случаях может работать только в одном режиме (прием или выдача). Например, в режиме приема первым подканалом 5 информации от внешнего устройства 17 для выдачи ее в регистр 1 элемент 25 должен

736086 быть замкнут, а элемент 26 — разомкнут.

Блок 6 под воздействием сигнала с блока 2 производит контроль информационного слова по модулю 3 пр приеме информации от процессора 16 и выработку контрольных разрядов по модулю 3 при передаче информации в процессор обмена„ Помимо этого от блока 3 производит контроль или выработку контрольных разрядов в сло— ве информации при обмене с внешним устройством, в соответствии с конкрет нЫм типом контроля, принятым в этом внешнем устройстве.

После окончания второго этапа цикл обмена повторяется в общем 45 случае с участием другого подканала.

Подобный режим характерен для мупьтиплексного обмена с разделением времени канала между многими внешними устройствами и процессором обмена. Щ

Таким образом, устройство обеспечивает одновременную работу внешних устройств с процессором обмена, сокращая при этом время каждо го ци кла обмена за счет применения коммутатора информации и уменьшения числа переприемов.

Формула изобретения

1. Устройство для сопряжения, содержащее подканалы абонентов, блок приоритетов, блок синхронизации, регистр обмена, первые вход и выход которого являются соответственно информационными входом и выходом устройства и блок управления обменом, первые вход и выход которого являются соответственно управляюШими входом и выходом у строй ст ва, вторые вхо ц и 40 выход подключсны соответственно к первому выходу и входу блока синхронизации, второй и третий выходы соот вет ст ве ни о к пер вому входу подк аналов абонентов и управляющему входу

45 блока приоритетов, входы запросов и выходы разрешения которого соединены соответственно с первыми выходами и вторыми вхоцами соот вет ст вующи х подканалов абонентов, о т л и ч а ющ е е с я. тем, что, с целью упрощения устройства, оно содержит регистр готовности программы, подключенный информационными входом и выходом соответственно ко вторым выходу и входу регистра обмена, управляющим входом — Ы5 к чет вертому выходу бло ка си нхронизации, а управляющими выходами — и третьим входам соответствуюших подканалов абонентов, коммутатор информации и блок контроля по модулю, соединенный первым вхо,цом и выходом соответственно с третьим выходом и входом регистра обмена, а вторым и третьим входами — соот вет ст венно с третьим выходом блока управления обменом и пятым выходом блока синхронизациии, ше стой выход которого подключен к управляющему входу коммутатора информации, информационные вход и выход которого соединены соответственно с четвертыми выходом и входом регистра обмена, подключенного пятым входом к четвертому выходу блока управления обменом, а входы и выходы группы информационных входов и выходов и входы группы адресных входов — соответственно с четвертыми вхо— дами, вторыми и третьими выходами соответствуюших подканалов абонентов.

2. Устройство по и. 1, о т л ич а. ю щ е е с я тем, что подканал абонента содержит регистр служе бных сигналов, соединенный входом и выходом сост вет ственно с первыми выходом и входом узла управления, коммутатор типа передачи, соединенный первыми входом и выходом соот вет ст венно с первыми выходом и входом регистра обмена подканала, вторые вход и выход которого являются соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен со вторым входом узла управления, третий и четвертый выходы которо го соединены соответ "твенно со вторым входом коммутатора типа передач и третьим входом регистра обмена подканала, а пятый и шестой — соответственно с третьим выходом подканала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы которого являютсяя сост вет ст вени о пер вым и вт орым входами подкан ала, а выход соединен со вторым входом элемента И, Источни ки информации, принятые во внимание при экспертизе

1 „Авторское свидет ел ьст во СССР

Р 524176, кл. G 06 F 3/04, 1974.

2. Авторское свидетельство СССР по заявке Р 2 495038/18-24, кл. G 06 F 3/04, 1977 (прототип) . З6ОЕ6

1 Майыа "и е

3 ЛОВ1 0 НаЦ

664 rig тЗ;

Заказ 2266/6 Рирак 75 l Поддн сное

ЦНИИПИ Государственного коы" тета СССР но Jff лаи н зо брет еннй н От крытнй

) 130 35 „.Москна, Ж-" 35; Ра члская наб.; д. 4! 5

Филиал ППП Патент, г. Ужгород, ул. Проектная 4 f

Составитель H. Вертлн б

Редактор В. Зарван скан Техред, Куз ы Корректор bi,. Ыаро|11и