Коммутируемый цифровой коррелятор

 

Ф.. сатн патан

ОП ИС

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик.Ф / т

j с. Г

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61 ) Донолн ител ьное к а вт. с вид-ву (22) Заявлено 1 9, 12.77 (21) 2556353/18 24 (ы)м. К. с присоединением заявки,%

GO6 F 15/34

Гооударстввииый комитет (23) Приоритет— по делам изобретений и открытий

Опубликовано 25.05.80. Бюллетень № 19

Дата опубликования описания 30.05.80 (5З) Уд 681.323. (088.8) (72) Автор; изобретения

B И. Шибалов (7I) Заявитель (54) КОММУТИРУЕМЫЙ ).(ИФРОВОЙ КОРРЕ.ПЯТОР

Изобретение относится к специализированным средствам вычислительной техники, в частности к области цифровых систем связи и автоматической обработки данных. Оно может быть использовано

5 при разрабстке цифровых телеметрических систем связи с использованием для син.хронизации кодов большей длины.

Известен коррелятор на дискретных элементах, позволякший получить значе10 ние автокорреляционной функции (lj. Это

Ъ устройство содержит схемы задания значений разрядов кодов, разрядные схемы совпадений (несовпадений), счетчики чис15 ла совпадений (несовпадений) разрядов принимаемой кодовой комбинации с заданной кодовой комбинацией (КК). Быстродействуюши е корреляторы, используемые для синхронизации кодов большой длины

20 и учитываюшие степень искажения искомой КК, обладают большим аппаратурным обьемом, что обусловлено необходимостью проведения обработки каждой очередной

1з-разрядной выборки текушего сигнала (где т1 — длина КК).

Наиболее близким к изобретению является, корреляционное устройство, содержашее регистр сдвига, вход которого соединен с входом синхронизации коррелятора, а выходы подключены к входам дешифратора начального состояния, многовходовый элемент ИЛИ и g -каналов, каждый из которых содержит первый счетчик и элемент нерввнозначности, первый вход которого соединен с входом корреляторф).

Недостатком этого коррелятора является наличие Ф каналов (в каждом канале схема равнозначности, канальный счетчик, канальный дешифратор), занятых в большинстве случаев избыточным обсчетом выборок текушего сигнала, не являюшихся искомой КК.

11елью изобретения является упрошение корр впятора.

Достигается это тем, что в коррелятор введены счетчик циклов и в каждый канал две группы элементов И, триггер, 73 два дешифратора, регистр, элемент задержки, элемент ИЛИ, три элемента И, причем первый вход счетчика циклов соединен с входом синхронизации коррелятора, второй — с выходом дешифратора начального состояния, выходы счетчика циклов подключены соответственно к пер вым входам элементов И первой группы каждого канала и к первой группе соответствующих входов первого дешифратора каждого канала, вторая группа входов которого соединена с соответствующими выходами регистра и с входами втооого дешифратора, выходы которого подключ ены к первым входам соответствующих элементов И второй группы, вторые входы которых соединены с соответствующими выходами регистра сдвига, выходы элементов И второй группы подключены к соответствующим входам элемента ИЛИ, выход которого соединен с вторым входом элемента неравнозначности, выход которого соединен с первым входом первого элемента И, выход которого подключен к первому входу первого счетчика, второй аход которого соединен с гзыходом первого дешифратора, с первым входом триггера и с соответствующим входом многоьходового элемента ИЛИ, второй вхоп триггера соединен с выходом первого счетчика, а третий подключен к выходу второго элемента И, первый выход триггера соединен с вторым входом первого элемента И, с первым входом третьего элемента И, и с ьходом элемента задержки, выход которого подклгсчен к.соответствующим входам первого дешифратора, второй выход триггера подключен к первому аходу второго элемента И и к вторым ьходам элементов И первой группы, вторые аходы второго и третьего элементов И соединены с аходсм синхронизации коррелятора.

В этом корреляторе можно выпалить общую часть, представленную регистром сдвига с эталоном КК, обьединяющим многоьходовым э,пементом ИЛИ, дешифратором начального состояния, а также вновь введенным счетчиком цикла, и коммутируемыми каналамй обсчета. Такие каналы представляют собой автономно управляемые блоки, производящие фазирование эталонной КК Относительно. обрабатываемой выборки текущего сигнала, вычисление инверсной автокорреляционной функции, регулирование очередности подключения каналов, Каждый из каналов содержит функционально анало10

Зо

<0

55 с 4

Гичные прототипу счетчик и элемент неравнсзначнсстир а также вновь введенные регистр памяти состояния канала, первый дешифратор начала эталона КК, втс рой дешифратор конца обсчета, триггер, первую группу элементов И записи, втсруго группу элементов И пропуска, три элемента И, элемент задержки и элемент ИЛИ.

На чертеже представлена с.хема предлагаемого коммутируемого цифрового корр елятор а.

Устройство содержит регистр сдвига дешифратором 2 начальнОгО СОстояния, счетчик 3 цикла {к-разрядный. счетчик емкостью ггг. ), многовхсдсвсй (М— входов) элемент ИЛИ 4 { Ф вЂ” число каналов обсчета в корреляторе). В состав коррелятора ьходят также Ф каналов обсчета, каждый из которых содержит к разрядный регистр 5 памяти состояния канала, первую группу элементов И 6 (К-элементов) записи, дешифратор 7 начала эталона КК . представляющий собой совокупность гг к входсвых элементов, И, дешифратор 8 конца обсчета, представляющий собой совокупность к - двухаходовых элементов И, элемент И 9 пропуска p — ьходовый элемент ИЛИ 10, элемент неравнозначпссти 11, элемент И 12 обсчета, счетчик 13 {пороговый, емкостью е, где е — число допустимых искажений в искомых КК), триггер 14 управления каналом, элемент И 15 блокировки, элемент И 16 прохода, элемент 17 задержки {время задержки 1 - 1г тактов текущего сигнала) .

Вход кольцевого регистра сдвига 1, счетчика цикла 3, а также первые входы элементов И 15 и И 16 первого из каналов обсчете коррелятора связаны с входом 18 синхронизации коррелятора, синхронного с текушялг сигпалсг,|, 1r †разрядньix выходов кольцевого регистра сдвига 1 заведены на дешифратор 2 начального состояния, а также на первые входы соответствующих элементов И пропуска 9 каждого канала обсчета, на вторые входы которых поступает сигнал от дешифратора 7 начала эталона KK Выход дешифратора начального состояния

2 связан с установочным входом счетчика циклов 3. Выходы к — разрядов счетчика цикла 3 заведены на первую группу входов дешифратора 8 конца обсчета и на первые ьходы соответствующих элементов И 6 записи каждого канала обсчета, на вторые входы которых поступает сигнал от триггера 14 управления каналом. Этот же сигнал поступает на второй вход элемента И 15 блокировки.

Разрядные выходы регистра 5 памяти состояния канала заведены на дешифратор 7 начала эталона КК и на вторую группу входов дешифратора 8 конца обсчета Выходы элементов И пропуска заведены на элемент ИЛИ, выход которого связан с вторым входом элемента нерав- 10 нозначности 11. На первый его вход в каждом из каналов поступают по входной шине 19 посылки текущего сигнала.

Выход элемента. неравнозначности 11 связан с первым входом элемента И 12 15 обсчета, на второй вход которого заведен сигнал от триггера 14 управления.

Выход элемента И 12 обсчета связан с входом счетчика 13, выход которого заведен на первый вход триггера 14 управ 20 ления, иа второй вход которого поступает сигнал от элемента И 15 блокировки.

Выходы триггера 14 управления связаны также с вторым входом элемента И 16 прохода. и через элемент задержки 17-с 25 управляющим входом дешифратора 8 конца обсчета. Выход 20 элемента И 16 прохода заведен на первые входы элемента И 15 блокировки и элемента И 16 прохода следующего по структуре схемы 30 коррелятора канала обсчета. Выход двшифратора 8 конца обсчета связан с первым входом триггера 14 управлений, с установочным входом счетчика 13 а также с одним из _#_ входов элемента 55

ИЛИ 4, выход 21 которого является вы.— .ходом коррелятора.

Коррелятор работает следующим образом. Перед началом работы в кольцевой регистр сдвига 1 записывается заданная 40

КК, которая впоследствии циркулирует синхронно с частотой текущего сигнала.

Состояние данного регистра 1 считывается дешифратором 2 начального состояния, который выдает импульс в тот такт, кот 45 да первый разряд эталона КК занимает первый разряд регистра 1. Этот импульс используется для начальной установки счетчика циклов 3. Потенциальное состояние этого счетчика поразрядно считывает-50 ся через элементы И .6 записи в регистры 5 памяти состояния канала. В каждом из каналов обсчета на элементы

И 6 записи поступают потенциалы m триггера 14,управления таким образом, что 55 на работающем канале элементы И 6 блокируются, а на свободном элементе

И 6 записи транслируют состояние счет1À 6 чика цикла 3 в регистр 5 памяти состояния канала. Данный регистр связан с дешифратором 7 начала эталона КК, который на свободном канале с K8KQblM гактом поочередно смешает разрешающий потенциал на тот элемент И 9 пропуска, на котором т1рисутствует первый разряд эталона КК, полученный с регистра 1.

На работающем канале дешифратор 7 фиксирует разрешающий потенциал на период обсчета на том из элементов

И 9 пропуска, на котором в начале работы канала присутствовал первый разряд эталона КК. В работающем канале этапон через открьггый элемент И 9, элемент ИЛИ 10 поступает поразрядно, начиная с первого разряда, на элемент неравнозначности 11, на который также постоянно заведен текущий сигнал по шине 19. Элемент 11 выдает счетный импульс при несовпадении разряда эталона КК с посылкой текущего сигнала.

Счетные импульсы через открытый регистр 14 управления элемент И 12 обсчета поступают на пороговый счетчик

13. В случае, когда счетчик 13 пере полнился до истечения полного периода обсчета (й тактов), становится очевидным, что данная выборка из текушего сигнала не является. искомой КК либо это КК, пораженная искажениями, число которых превысило допустимый порог е. При этом опрокидывается триггер 14 управления режимом канала, и пороговый счетчик 13 обнуляется. Опрокидывание триггера 14 в данном случае означает переход канала обсчета в режим "свободен . При этом открываются элементы

И 6 записи, закрывается элемент И 12 обсчета, а также блокируется дешифратор 8 конца обсчета. Дешифратор 8 выдает импульс, опрокидывающий триггер

14 управления в случае, когда по истечении полного периода обсчета не произошло переполнения порогового счетчика 13, т.е. выборка из текушего сигнала является искомой КК с допустимым числом. искажений либо является ее имитацией. Такой импульс дешифратор 8 выдает на И+1"-ом такте от начала периода обсчета, при этом опрокидывается триггер 14 управления,и канал переходит в режим свободен", обнуляется пороговый счетчик 13, е также через элементы ИЛИ 4 выдается сигнал "есть

КК по шине 21. При переходе канала в режим занят (период обсчета), что соответствует обратному опрокидыванию

7 7361 триггера 14, разрешающий потенциал оТ данного триггера на ден1ифрятор 8 конца обсчета поступает 1ерез элек1:нты задержки 17, чтобы не зябцокирозать начала периода обсчета.

Режим канала обсчета определяется состоянием триггера 14 управления:

Этот же триггер совместно с элементами И 15 и И 16 определяет порядок занятия данного канала в ряду из ",т! 1Î каналов обсчета. Занятие свободного канала происходит от сигнала тактовой частоты, причем каждый последуюи ИЛ, по построению схемы коррелятора, канал имеет более низкий приорите . Имиуль- 15 сы TQKTÎBoH частОты пОс 1 упяют IIЯ эпе менты И 15 и И 16 первого из Ф кацапов, Если данный канал зЯнят, тс закрытый элемент И 15 блокировки препятствует воздействию тактового сиги: щ ла ца триггер 14 управления, я открытый элемент И 16 прохода пропускает этот сигнал — î шине 20 ня последующие каналы. Если данный канал свсбоден, то через открытый элемент И 15 бпо- 25 кирОвки тактОВый импульс ОирОкцдьlвяет триггер 14 управления данным каналОм и, в То же время, закрытый элемент

И 16 прохода препятствует пропуску этого импульса ия последующие кацаль1, ЗО

При изменении режима кацяля cO cDoбоден на запит q со даются условия

ДЛя обсчета очередной выборки текуцЕего сигналя сл е11) ющи м сВ0 6 Одным кяна110к

Сокряшецие аппаратурцого обьема кор- Ç релятора становится возможным за счет ускорения процесса обр бстки выборки (обсчет менее, чем:a !! тQKTOB;,ля бс иьшинства случаев) и переключения освободиви;ихся каналов ца рQáoòó ис 40 новым выборкам текущего кац11Я, Ускорение обсчета достигается путем Вычислеция ицв! рсцой автокорр;,ляццоццой функции, то есть подсчета числа несовпадений при cpIIBHCIIHH эт,loIIIIDP KK и вы 45 бОрКи тЕКуцЕЕГО СИГцада, И ИрЕКращЕНИя ооработки данной вь борки ири иревыш .— нии числом зафиксированных несовпадBHHé значения установленного порог. .. доиу=тимых искажений в искомой КК. При эдом 5Q можно утверждать, что обработанная выборка не является искомой KK и устаHoBHB B исходное состоя!!Не канал обсче» та, выставить его в очередь каналов, готовьех для обработки новьг., выборок re= кущего сигияля. JCHOBHем Обнаружения

KK B текуlцем сиl цала является наличие в корреляторе свободного канала обсчета для каждой вновь поступаюп!ей посыл щ.

4 6

Необходимое число каналов обсчете !!!

cJlQgvQT рассчитывать Hcx01ISI HQ требований ца надежность синхронизации, задаваясь вероятностью пропуска КК, 11ля

КК, иостроениьех на основс исевдошумовой последователь!!Ости, число 1е! Можно определить из следующей формулы

2м-",C,"

P -

К1 2 ги где @Ihip — заданная вероятность пропуска КК вЂ” необходимое число какалов обсчета

B — 1исло допустимых искажений в принятой КК;

Ц вЂ” сжидаемая частость появления

i КIr

КК в текущем сигнале, е1ель, поставленная в изобретении, достигается схемным усложнением каналов обсчета, куда, в отличие от прототипа, вновь введены регистр памяти состояния, дешифраторы начала эталона КК и конца обсчета, триггер управления, элементы И записи ирои cKQ блокирОвки, прОхода, обсчета, элемент задержки, объединяющий элемент ИЛИ- Несмотря на сокращение емкости порогового счетчика (так KQK е(С

<

20 и е = 2 требует около 230 корпусов микросхем серии 130 (133,136).

Коммутируемый коррелятор при тех же р, е и $ = 0, ссдержаший 5 каналов обсч а, обеспечивает надежность синхронизации приблизительно 10 и сс стоит из 180 кориусо--1 микросхем. Полажительный эффект от исполе,зове1ния коммутируемого цифрового коррелятора увеличивается при применении длинных KK

Р 7 .20), ця лЕ!Пиях с хорсшей помехозап;ищенностью сигналя (е gc 1! ) и сс(, (0-- 3

Ф o p м у л Q изобретения

Коммутируемый цифровой коррелятор, содержа1ци11 регистр сдвига, вход которого соединен со входом синхронизации коррелятора, 8 вьЕходы подключе1еы Ко входам д ешифратор я нач аль ного с осто я ни я, многовходовой элемент ИЛИ„И г1-каналы, каждый из которых содержит первый счет » 1

Р! ф ——

Г

».-Ф

I!

1!1 !!!ПИ Заказ 24. 3/39 и!=-Ч»к 751 Подписное

Филиал ППП "Па: нт, г. Ужгород,. у-,:. Проектнап, 4

< «

5, IHK и элемент неравнОзначностир первьпй

ВХОД КОТорОГО СОЕДИНЕЦ CG ВХОДОМ КОРРЕ лятора, о т л и H 8 lo ш и и с я т".-. i,l. что с ценю упроше I ll коррелитора,. "": него введены счетчик UHluIGB и В ка:OI! 1й канол: две группы элементов И, триггер, два дешифратора, регистр, элемент за=держки, элемент ИЛИ, три элемента Ипричем первый вход счетчика циклов соединен с входом синхронизации коррелятора, второй — с выходом дешифратор нач&льнОГО состояния Выходы счетчика цик лов подключены соответственно к первьп. входам элементов И первой Группы KB;l»Qдого канала и к первой группе соответсвуюших входов первого дешифратора каждого канапа, вторая группа входов которо.го соединена с соответствуюшими выхода= » ми регистра и с Входами второго дешифратора, выходы которого подключены к первым входам соответствуюгцих элементов И второй группы, вторые входы котсрых соединены с соответствуюшими Вы— хОдами регистра сдвига, выходы эпементов И второй группы подключены к cGGTветствуюшим входам элемента ИЛИ, вы-ход которого соединен с вторым Входом элемента неравнозначпости Выход кото-рого соединен с гервым Входом IIQ =GI.G! 4 10

ВЬ . ОД КОТОРОГО ПОДКЛЮ IQH пе! ..-Р- ": .-.--Оду первсго счетчика„вт рсй Вх:;..—: "Оторогс соединен с Вь.ходом ! " " "!— соотве" ств"л пни м входом ,по,,.: .О.,ат с эл,.I elvira ИЛ!1, Второи

Вход . :;Игг =ра соедине с Выходом перБОГО с стчпка а третий подключен K выходQ- : —:-тарого элемента И, первый выход трпгг ра соединен с вторым входом первого эз;емента И, с первым входом тр:T> егс элемента И и со ВхОДОм элР мента Qа;.ержки,, В-ыход которого подклю-ЧQH к соотвстствуюшпм Входам перБ&ГO II -LIП,)г QTOPQp ВТОРОИ ВЫХОД ТРИГГЕр", полк де -.":. к перво Р,. Входу второго элема,--. я И и к Вторым Входам элементов И. первой Группы, Вторые входы .

Второг< и третьего элементов И соединены с:"-:одом синхронизации коррелято0 "

Лсточнпки I .Иформ -шии, пои иптые Во Вниманп е при экспертизе

1 авторское свидетельство СССР - -с"." -7 сч 6 06 г 15/34, 1972.

",Втб!.с! Gp. ÂèäoTpë!çñTDG СССР по --Q-ll.:;;= l 2435821/18-24. кл . 3 ) ; 15/34, 1976 (прототип).