Адаптивный статистический анализатор

 

3 F8764 - .ЖГ% н оп искмГй

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскин

Социалистические

Республик

Д. (6l ) Дополнительное к авт. свнд-ву(22) Заявлено 03.01.75 (21) 2091264/18с присоединением заявки № 254924S/18-2 (23) Приоритет—

Опубликовано 25.05.80. Бюллетень №

)М. Кл. (5 06 F 15/36

Государственный камнтет па делан иэобретеиий н открытий

) УД1(681.3 (088.8) Дата опубликования описания 28.05 (72) Авторы изобретения

В. В. Нестеров и N. А. Утин

Всесоюзный научно-исследовательский и конструкторский институт научного приборостроения и Научно-производственное объединение "Геофизика . (7>) Заявители (54) АДАПТИВНЫЙ СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к устройствам вычислительной техники и может быть использовано для вычисления характерис тик случайных процессов (корреляционных функций, функций распределения и др.).

Известен цифровой комплекс, предназначенный для статистического анализа, содержащий в качестве щ:новных элемен тов универсальную цифровую вычислительную машину (процессор), аналого-цифроIO вые преобразователи (АБП) и совокупность других вспомогательных устройств.

Для адаптапии комплекса к диапазону из менения входных сигналов необходимо определить наибольшие и наименьшие зна

IS чения этих сигналов 11.

Конечность частоты дискретации АИП не позволяет уменьшить время определе ния наибольших и наименьших значений при анализе высокочастотных сигналов, что и является недостатком цифровых комплексов. Это приводит, в конечном счете, к снижению относительного (зави

2 сящего от спектра сигнала) быстродей гтвия комйлекса

Наиболее близким техническим реше» нием к данному является адаптивный статистический анализатор, предназна ченный для адаптивного вычисления одно» мерного закона распределения, и содержащий схемы выделения и фиксации наибольшего и наименьшего значений процесса в данной реализации, электромеханические блоки длительного запоминания, реле режима работы, блок анализа, потенциометр с отводами для задания пороговых напряжений,: источник опорных1 напряжений и регистрирующее устройства (2j.

Указанный анализатор имеет существенный недостаток: он позволяет вычислить, адаптируясь к диапазону изменения мгновенных значений случайного сиг» нала, только одномерный закон распределения, в то время как другие статистыческие характеристики также могут вы числяться с адаптацией к диапазону из73611

3 менения. Это связано с применением в качестве адаптируемого элемента потенциометра с отводами, подключенными к блоку анализа, и зажимами, соединенными с подвижными контактами реле.

Цель изобретения - расширение класса решаемых задач.

Поставленная цель достигается тем, что адаптивный статистический анапизатор, содержащий процессор, блок управ- 1О ления и два канала, каждый из которых содержит блок определения и фиксации наибольших значений и блок определения и фиксации наименьших значений, аналого-цифровой преобразователь, информационный вход которого является соответствующим входом анализатора и подключен к первым входам соответственно блока определения и фиксации наибольших значений и блока определения и фиксации наименьших значений своего канала, управляющие входы которых в обоих каналах объединены и подключены к выходу блока управления и к управляющим входам процессора и аналого-цифровых 25 преобразователей, второй и третий входы аналого-цифровых преобразователей в каждом канале подключены к выходам соответственно блока определения и фиксации наибольших значений и блока опре- зо деления и фиксации наименьших значений, а выходы аналого-цифровых преобразователей соединены с первым и вторым информационными входами процессора, содержит устройство коррекции и B KBKgoM 35 канале блок определения относительной разности диапазонов входных сигналов, входы которого соединены соответственно с выходами блока определения и фиксации наибольших,значений и блока оп- .,ц ределения и фиксации наименьших значений своего канала, а выходы блоков определения относительной разности диапазонов входных сигналов соединены соответственно с первым и вторым входами уст- м ройства коррекции, выход которого является выходом анализатора, третий вход устройства коррекции соединен с выходом процессора, а управляющий вход подключен к выходу блока управления. 50

Кроме того, устройство коррекции содержит первый и второй умножители, вы- . ход первого иэ которых является выходом устройства, первый вход является

55 третьим входом устройства, а второй вход первого умножителя соединен с выходом второго умножителя, два блока возведения в степень, состоящйе из комму6

4 татора и умножителей, выход каждого иэ которых соединен с соответствующим разрядным входом коммутатора своего блока возведения в степень и с первым входом последующего умножителя, вторые входы умножителей в каждом блоке возведения в степень объединены и соединены соответственно с первым и вторым входами устройства коррекции, управляющие входы коммутаторов объединены и являются управляющим входом устройства, а выходы коммутаторов подключены соответственно к первому и второму вхо» дам второго умножителя.

Это дает воэможность производить вычисления любых статистических характеристик с адаптацией устройства к диапазону изменения входного случайного сигнала путем определения наибольших и наименьших значений случайного сигнала в данной реализации и перестройки диапазонов рабочи х напряжений аналогоцифровых преобразователей в соответствии с диапазоном изменения случайного сигнала. Подключение к выходам блоков определения и фиксации блоков определения относительной разности диапазонов позволяет определить коэффициентвеличину отличия диапазона изменения случайного сигнала от эталонного, а наличие связи блоков определения относительной разности диапазонов с выходным устройством коррекции позволяет произвести коррекцию выходного сигнала анализатора, тем самым получать на выходе анализатора статистические характеристики без поправочных коэффициентов.

Это также дает возможность возвести в 1, J - степень каждый коэффициент отличия, перемножить их с вычис» ленной процессором статистической характеристикой, и тем самым учесть коэффициент отличия.

На фиг. 1 приведена блок-схема анализатора; на фиг. 2 - блок-схема устройства коррекции.

Анализатор содержит блоки 1 определения и фиксации наибольших значений, блоки 2 определения и фиксации наименьших значений, аналого-цифровые преобразователи 3, блоки 4 определения относительной разности диапазонов входных сигналов (формирования коэффициентов), процессор 5, блок 6 управления и блок

7 коррекции. Причем, первый вход анализатора соединен со входами первых авух блоков 1 и 2 оореаелеиии и фик

5 73 сации наибольших и наименьших значений соответственно, и с первым входом первого аналогоцифрового преобразователя 3, второй вход анализатора

1 аналогично соединен со входами вторых двух блоков 1 и 2 определения и фикса ции наибольших и наименьших значений, соответственно, и с первым входом втооого аналого-цифрового преобразователя

3, выходы обоих преобразователей 3 подключены к первому и вторОму входам процессора 5, управляющие входы блоков 1 и 2 определения и фиксации, пре образователей 3 и процессора 5 соедйнень1 с выходом блока 6 управления, первые входы блоков 4 соединены соответственно с выходами первого и второго блоков 1 определения и фиксации наибольших значений, а вторые входысоответственно с выходами первого и второго блоков 2 определения и фиксации наименьших значений, второй и третий входы аналого-цифровых преобразователей 3 соединены с выходами соогветствующих двух блоков 1 и 2 опреде-ления и фиксации наибольших и наименьших значений, соответственно, выходы блоков 4 (формирования коэффициентов) подключены соответственно к первому и второму входам устройства 7 коррекции, к третьему входу которого подключен выход процессора 5, выход блока 6 управления соединен с управляющим входом устройства 7 коррекции.

Устройство 7 коррекции содержит два блока 8 возведения в степень, состоящих из коммутатора 10 и К последовательно соединенных умножителей 9, а также - два умножителя 9, выход первого из которых является выходом устрой ства, первый вход является третьим входом устройства 7 коррекции, а второй вход первого умножителя 9 соединен с выходом второго умножителя 9, выход каждого из умножителей 9 блока 8 возведения в степень соединен,с соответствующим разрядным входом коммутатора . 10. и с первым входом последующего умножителя 9, вторые входы умножителей 9 в каждом блоке 8 возведения в степень объединены и соединены соответственно с первым и вторым входами устройства 7 коррекции, управляющие входы коммутаторов 10 объединены и являются управляющим входом устройства, а выходы коммутаторов 10 подключены соответственно к первому и второму входам второго. умножителя 9.

55 где щ и („„„- эталонные наибольо МИФУ о шие значения сиг налов Х и У;

Х,„„-„. „, у „- эталонные наимень( п 1пo 1по шие значения сиг налов Х и У.

Если ЗХ„и D> постоянные величины, выбранные иэ условия не превышения

1 х ° ъ1 тах "тахо Фах всйо 1 и 1и - т1по ((Ыи а и Ъ

116 6 цикл работы устройства разделяется на два этапа.

Первый этап адаптации заключается в определении наибольшего Х пе,„, („с ) и наименьшего Х „ п ((qg ) значений случайных сигналов Х и У. При этом блок 6 управления включает в работу только блоки 1 и 2 определения н фик» сации. После окончания этапа адаптации

10 на их выходах фиксируются величины

)(мах(мсь ) «Хп (Чр ц ). Эти сиг налы поступают на второй и третий входы аналого-цифровых преобразователей 3 входы внешних источников эталонных напряжений. При этом диапазон рабочих на пряжений аналого-цифровых преобразователей 3 - 3 и D> будут равны:

)3 = -Х . Р (Х ЕОХ Ми Ч еаХ ею

20 На втором агапе — этапе вычисления статистической характеристики 5 (Х, У), например к=и

5(M)=z с 1 (5, г1 К х

25 блок 6 управления включает преобразова тели 3, преобразующие аналоговые сигна-. л лы Х и У в цифровые Х и У и задает программу вычисления статистической характеристики 5 (Х, У .) для процессора 5.

Б(Х = —" - X М, к

35 дХК, к рЧ И.. оэффициенты от"и "я Kðõ R К %иана эонов входных сигналов D и Э cn эта лонных диапазонов З и Э 4 определя»

Чо ются блоком 4 как

4О

К

m О

9". &%- „;„

o О

1 -Ч„, „ъ„ мсФ7., д ч

7 7361 1 то блок 4 может быть выполнен, например, в виде операционного усилителя,,на прямой вход которого подается 1 „, „„ ((»„, «» ), на инвертируюший — )L»»»,„ (у . ), и коэффициент передачи которого равен 1/ Ву,о (1/> o).

С выхода процессора 5 характеристиt ка g (Х, У ) поступает на третий вход устройства 7 коррекции. 5 (Х, f и 5 (Х, У) связаны соотношением

5 (3;f) =К (Кр,,К „)5 (% 3 );К,.=К,„К,„.

На первый и второй входы устройства

7 коррекции подаются коэффициенты Квх и К p> . При помощи блоков 8 возведе- И ния в степень они возводятся соответственно в », » — степень путем последовательного перемножения на цепочке умножителей 9 и подключения выходa соответствующего (-го, j -го) умножиl теля 9 через коммутатор 10 на выход блока 8 возведения в степень. Положение коммутатора 10 определяется сигналом блока 6 управления. йалее К— и Кр,, перемножаются на втором умно25 жителе 9. С выхода второго умножителя 9 коэффициент K поступает на первый вход первого умножителя 9, где перемножается с характеристикой

5 (Х, У ), и, таким образом, форми- ЗО руется характеристика 5(Х, У).

Введение дополнительных элементовблоков вычисления относительной разности диапазонов входных сигналов и устройства коррекции в известную структу- 35 ру приводит к тому, что статистический анализатор позволяет вычислять, адаптируясь к диапазону изменения входного сигнала, различные статистические характеристики — моментные, спектрапьные и 4О вероятностные характеристики, как одномерные, так и двухмерные. Использование предлагаемого изобретения позволяет проводить анализ случайных сигналов при изменении диапазона входных сигна- 45 лов на 6-10 дб без увеличения »»o!".paøности.

Формула изобретения

Адаптивный статистический анализатор, содержащий процессор, блок управления и два канала, каждый из которых содержит блок определения и фиксации наиболь-55 ших значений и блок определения и фиксации наименьших значений, аналого циф ровой преобразователь, информационный

6 8 вход которого является соответствующим входом анализатора и подключен к первым входам соответственно блока определения и фиксации наибольших значений и блока определения и фиксации наименьших значений своего канала, управляюшие входы которых в обоих каналах объединены и подключены к выходу блока управления и к управляющим входам процессора и аналого-цифровых преобразователей, второй и третий входы аналого-цифровых преобразователей в каждом канале подключены к выходам соответственно блока определения и фиксации наибольших значений и блока определения и фиксации наименьших значений, а выходы аналого-цифровых преобразователей соединены с первым и вторым информационными входами процессора, о т л ич а ю шийся тем, что, с целью расширения класса решаемых задач, он содержит устройство коррекции и в каждом канале блок определения относительной разности диапазонов входных сигналов, входы которого соединены соответственно с выходами блока определения и фиксации наибольших значений и блока определения и фиксации наименьших значений своего канала, а выходы блоков определения относительной разности диапазонов входных сигналов соединены соответственно с первым и вторым входами устройства коррекции, выход которого является выходом анализатора, третий вход устройства коррекции соединен с выходом процессора, а управляющий вход подключен к выходу блока управления.

2, Анализатор по и. 1, о т л и— ч а ю шийся тем, что устройство коррекции содержит первый и второй умножители, выход первого из которых яв ляется выходом устройства, первый вход является третьим входом устройства, а второй вход первого умножителя соеди нен с выходом второго умножителя, два блока возведения в степень, состоящие из коммуTQTop8 и умножителей, выхОд каждого.из которых соединен с соответ ствующим разрядным входом коммутато ра своего блока возведения в степень и с первым входом последующего умножителя, вторые входы умножителей в каждом блоке возведения в степень объединены и соединены соответственно с первым и вторым входами устройства коррекции, управляющие входы коммутаторов

8s

l фюзи

IlHHHHH Заказ 2277/7 Тираж 751 Подписное

Филиал ЛПП "Патент", г. Ужгород, ул. Проектная, 4

9 7 объединены и являются управляющим водом устройства, а выходы коммутаторов подключены соответственно к первому и второму входам второго .умножителя.

Источники информации, принятые во внимание при экспертизе

36116 10

1. Аналоговая и аналогоцифровая вычислительная техника . М., Машиностроение, 1965, с. 87-99.

2. Авторское свидетельство СССР

N 338811007799, кл. G 06 G 7/52, 1972 (прототип).