Формирователь ступенчатого напряжения

 

Союз Советских

Социалистических

Республик (1ц 74 1 429 (6! ) Дополнительное к авт. свнд-ву— (22) Заявлено14 01.76 (21) 2342926/18-21 (51 ) М. Кл.

Н 03 К 4/02 с присоединением заявки,%

Гаоудерстееиный комитет (23) Приоритетйо делам изобретений и открытий

Опублнковано 15,06.80. Бюллетень № 22

Дата опубликования описания 16.06.80 (53) УДК 621. ,373.4 (Oe8.Å) (72) Автор изобретения

О. El. Янушкевич (7I) Заявитель

{54) ФОРМ ИРОВАТ ЕЛЬ СТУПЕНЧАТОГО

НА ПРЯЖЕН ИЯ

Изобретение относится к импульсной технике и может быть использовано, например в контрольно-измерительной аппаратур е.

Известны формирователи ступенчатого

5 напряжения, содержащие прямой счет ик на триггерах, выходы которых соединены со входами преобразователя цифра-ток, выход которого соединен с нагрузкой 1).

Однако формирователь ступенчатого напряжения не позволяет получить как нарастающее, так и спадающее ступенчатые напряжения.

Известен также формирователь ступенчатого напряжения, в котором ступенчатое напряг ение формируется путем последовательного подключения резисторов делителя к источнику напряжения с помощью триггеров p2)

Недостатком известного формирователя о ступенчатого напряжения является невозможность получения ступенчато-нарастающего и ступенчато-падающего напряжения, Бель настоящего изобретения — расширение функциональных возможностей.устройства.

Е(ель достигается тем, что в формирователь ступенчатого напряжения, содержащий последовательно соединенные счетные триггеры, прямые выходы которых соединены с анодами диодов первого коммутатора, катоды которых соединены со входами первой резистивной матрицы и резистор нагрузки, введены второй коммутатор и вторая резистивная нагрузка, первый и второй диоды, причем аноды диодов второго коммутатора соединены с инверсными выходами триггеров, като.ды тех же диодов соединены со входами второй резистивной матрицы, выход которой соединен с анодом первого диода, катод которого соединен с катодом второго диода и резистором нагрузки, а анод второго диода соединен с выходом первой

t резистивной мацкины.

На фиг. 1 изображена структурная электрическая схема формирователя стуз 741429 ф, на фиг. 2 — вре- резисторов первой матрицы 2, кроме перо ясн яюшие работу вого и резистора нагрузки 5. Напряжение на первом выходе 9 после первого пенчатог о напряже- такта определяется соотношением всех

1 на последователь- резисторов первой матрицы 2, кроме ерах, первую резис- первого и резистора нагрузки 5, так как рвый коммутатор 3, . напряжение на третьем выходе 11 больатрицу 4, резистор шем чем напряжение HG втором выходе ммутатор 6, первый 10 и второй диод 8 будет закрыт. При тельный диоды, пер- г0 тактовом импульсе через первую схему рети и 1 1 выходы совпадения подается напряжение на вход сброса, счетный второго триггера счетчика 1 и изменяет его исходное состояние. Состояние оснии все триггеры тальных триггеров не изменяется. С летеля ступенчатого 15 вого выхода второго триггера счетчика 1 в одинаковом сос- напряжение, равное напряжению источнапряжение на всех ника питания, через второй диод второго ров и подключен- коммутатора 6 подается на делитель наой диодный комму- пряжения, образованный вторым резистоделителях, образо- 20 ром второй матрицы 4 и резистором наторой матрицы 4 и грузки 5. Соотношение сопротивлений пер5, считается равным вого и второго резисторов второй матри-.

i триггеровоткрыты), цы 4 и резистора нагрузки 5 определяет яжение на втором амплитуду на выходе 10 устройства (наа тоже равно нулго. 25 пряжение увеличивается). С последующими равых выходах триг- тактовыми импульсами напряжение на к ним через первый первом выходе устройства (точка 9) ныхделителях,обра- уменьшается до тех пор, пока напряжепервой матрицы 2 ние в точке 10 не станет больше напряи 5 считается рав- ЗО жения в точке 11. При этом ключевой чника питания (пра- диод 8 закрывается, а диод 7 открывается. ров закрыты) и по Напряжение на первом выходе 9 устройвой матрицы 2 течет ства определяется соотношением делитенапряжение на треть- лей состоящих из резисторов левых вы ства тоже равно на- З5 ходов триггеров и каждый раз с прихопитания, а слепо- дом тактового импульса на вход формиие на первом выхо- рователя оно увеличивается до прихода е равно напряжению на вход формирователя последнего тактового импульса. После формирования посна счетньгй вход усТ 40 ледней ступени напряжения все триггеры импульса изменяется счетчика 1 одновременно возвращаются вого триггера счет в исходное состояние импульсом сброса.

ый диод второго ком- Напряжение на выходе формирователя сниель, образованный ается с резистора 5 нагрузки и имеет второй матрицы 4

45 вид ступенчато-трапецеидального напряжения (фиг. 2Ь). пепчатого напряжения менные диаграммы, и у стройст ва. формирователь сту ния содержит счетчик но соединенных тригг тивную матрицу 2, пе вторую резистивную м

5 нагру зки, втор ой ко

7 и второй 8 дополни вый 9, второй 10 и т устройства, вход 1 2 вход 13 устройства.

В исходном положе счетчика 1 формирова напряжения находятся тоянии, при котором левых выходах тригге ных к ним через втор татор 6, резисторных ванных резисторами в резистором нагрузки нулю (левые половинь и следовательно, напр выходе 10 устройств

Напряжение на всех п гера и подключенных коммутатор 3 резистор зованных резисторами и резистором нагрузк ным напряжению исто вые половины тригге всем резисторам пер ток. Следовательно, ем выходе 11 устрои пряжению источника вательно, и напряжен де 9 устройства тож источника питания.

При поступлении, ройства 13 первого состояние только пер чика 1 и через перв мутатора 6 на делит первым резистором и резистором нагрузки 5 через второй диод 8 подается напряжение, равное напряжению источника питания. Соотношение сопротивлений делителя определяет амплитуду первой ступени напряжения на втором в точке выхода устройства 10.

При изменении исходного состояния пер- . вого триггера счетчика 1 напряжение на его выходе становится равным нулю, и

55 отключается первый резистор первой матрицы 2. При отключении этого резисто ра напряжение на третьем выходе 11 устройства определяется соотношение всех

Таким образом, в формирователе ступенчатого напряжения осуществляется опновременное сложение и вычитание последовательно включаемых и последовательно выключаемых напряжений путем подключения и отключения делителей напряжения к источнику напряжения при помощи триггеров. Это позволяет получить два разнополярных ступенчато-трапецеидальных напряжения (фиг. 2$) .

Путем изменения величины номиналов резисторов первой 2 и второй 4 матриц и законов изменения интервала следования тактовых импульсов и напряжения питания возможно изменение формы выходных импульсов формирователя в широких пределах, формула изобретени я

Формирователь ступенчатого напряжения, содержаший последовательно соединенные счетные триггеры, прямые выходы которых соединены с анодами диодов первого коммутатора, катоды которых соединены со входами первой резистивной матрицы и резистор нагрузки, о.т— л и ч а ю шийся тем, что, с целью расширения функциональных возможностей устройства, в него введены второй комму741429 6 татор и вторая резистивная мат ица, первый и .второй дополнительные диоды, причем аноды диодов второго коммутатора соединены с инверсными выходами триггеров, катоды тех же диодов соединены со входами второй резистивной матрицы, выход которой соединен с анодом первого дополнительного диода, катод которого соединен с катодом второго дополнитель10 ного диода и резистором нагрузки, а анод второго диода соединен с выходом первой резистивной матрицы.

Источники информапии, принятые во внимание при экспертизе

15 1. Приборы и техника эксперимента, 1974, _#_ 6, с. 114.

2. Авторское свидетельство СССР

М 367533, кл. Н 03 К 4/02, 22.01.71 (прототип).

741429

Составитель Н, Чистяков

Редактор Ю. Петрушко Техред Я. Бирчак Корректор Г. Назарова

Заказ 3334/10 Тираж 995 Подписное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Л(-35, Раушская наб„д. 4/5

Филиал ППП Патент", г. Ужгород, ул, Проектная, 4