Цифровой преобразователь координат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик . Социалистическик

Республик

a i 742944 (61) Дополнительное к авт. свид-ву (22) ЗаЯвлено 0 0877 (21) 2513089У18 — 24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 250680 Бюллетень № 23

Дата опубликования описания 250680 (51) М. Кл.

G06 Р 15/20

Государственный комитет

СССР

Ао делам изобретений. н открытий (53) УДК 881. 327 (088 ° 8) (72) Авторы изобретения

Е.Ф. Киселев и E.O. Березовский (71) Заявитель (541 ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ

Изобретение относится к вычислительной технике и предназначено для воспроизведения по известным кодам полярных координат(ф, 1) измеря- 5 емой величины кодов ее прямоугольных координат(Х,g) и наоборот.

Известны устройства для преобразования координат аналоговые или гибридные (1 . 10

Известные цифровые устройства имеют недостаточные функциональные воэможности.

Из известных устройств наиболее близким по технической сущности к изобретению является цифровой преобразователь координат(2).

Преобразователь содержит два счетчика кодов прямоугольных координат, схему переноса, реверсивный счетчик, -20 блок управления,. первый ключ, генератор импульсов, шифратор дискретных . значений функций (8тп (ь1) и (со (ь ), реверсивный счетчик фазы, второй и третий ключи, цифровой компаратор, 25 раэличитель квадратов, датчик полярной координаты, датчик полярной координаты Z, датчик прямоугольной координаты у и датчик прямоугольной координаты х.

Работает преобразователь в двух режимах.

В режиме преобразования полярных координат (ф, z ) в прямоугольные координаты (q, x ) и в режиме преобразования прямоугольных координат (,a) в полярные координаты (т,z), Функционирование преобразователя в обоих режимах основано на решении системы уравнений 3 =zaire% (х = Zcos%.

В первом режиМе — неизвестные х

r и у — преобразователь непосредственно решает одновременно оба уравнения системы (1), преобразованной в систему уравнений

l J I =Z Мп9 I (2)

I a I = Z icos% I

I ) путем преобразования кода .Z в числоимпульсный (унитарный) код (ЧИК)2 поступающий на оба множительных блока, на выходе первого иэ которых вырабатывается код ЧИК (Ч ), а на выходе второго — код ЧИК (х ). Импульсы

ЧИК (g>) и ЧИК (х ) подсчитываются соответственно счетчиками (у ) и (к ) 742944 в 2 гм

Во втором (основном) режиме работы реШение системы уравнений (1) — неизвестные Ч н х — производится путем фоиска такого угла p = V, при котором (tlat lsiepi>I+ lx. Icos/»1) a<= (3)

Однако в этом режиме преобразователь имеет. низкое быстродействие, обусловленное низким коэффициентом использования оборудования (счетчики

ФУнкционируют только как регистры, а,множительные блоки работают. последовательно), а также тем, что решение системы уравнений (1} основано на поиске максимума левой части выраркення (3). . Действительно, анализ работы преобразователя показывает, что даже при применении в нем для нахожденйя угла принципов алгоритма поразрядного кодирования максимальная длительность цикла преобразователя (И +1) — разрядных прямых кодов у и х в (И+2) — разрядный код tf и п-разрядный код 2 имеет значительную величину, т.к.

Тв, р «angb 2 t,ãì+ t4,÷, (4) гала 3«pq — длительность цикла преобразования прототипа, а=2 — коэффициент, обусловленный,математическим алгоритмом работы преобраэователя, основанном на выраже н ии (3); — обусловлен низким коэффициентом использования оборудования; — период повторения импульсов генератора, — длительность времени воспроизведения шифратором функций(Sa g ) и (comp>)

Цель изобретения — повьюениа быстродействия преобразователя.

Для достижения поставленной цели цифровой преобразователь координат, содержащий первый и второй резисторы прямоугольных координат, постоянный эаПоминающий блок тригонометрических коЭффициентов, блок управления и генератор импульсов, вход которого подключен к первому входу блока управления введены три сумматора, коммутатор кодов, умножитель блок поразрядного кодирования, причем входы первого сумматора подключеиы и выходам двух старших разрядов первого регистра полярных координатоэ, входы второго сумматора — к выходам знаковых разрядов первого и .второго регистров прямоугольных координат, входы третьего сумматора— к выходу старшего разряда блока поразрядного кодирования, выходы всех, кроме старшего, рвърядов первого регистра. полярных координат подклю- ч Чны и первой группе входов коммута-.

16

d0 тора кодов, вторая группа входов которого соединена с выходом второго сумматора и с выходами блока поразрядного кодирования, а выходы подключены ко входам постоянного запоминающего блока тригонометрических коэффициентов, первая и вторая группа выходов которого соединена соответственно с первой и второй группой входов умножителя, третья группа входов которого подключена к выходам второго регистра полярных координат, первый и второй импульсные выходы которого подключены к счетным входам соответственно первого и второго счетчиков прямоугольных координат, разрядные входы которых подключены к выходам первого и второго регистров прямоугольных координат соответственно, второй вход блока управления подключен к входу запуска преобразователя, третий вход блока управления соединен с входом признака режима преобразователя и с управляющим входом коммутатора кодов, четвертый вход — c выходом старшего разряда коммутатора кодов, пятый и шестой входы блока управления соединены с выходами переполнения первого и второго счетчиков прямоугольных координат,соответственно, седьмой вход — с выходом третьего сумматора, восьмой вход — с управляющим выходом блока поразрядного кодирования, девятый вход блока управления подключен к выходу переполнения умножителя, тактовый вход которого соединен с первым выходом блока управления, вход записи умножителя соединен со входом установки нуля счетчиков прямоугольных координат и со вторым выходом блока управления, третий выход которого соединен со входом установки нуля умножителя и входами записи счетчиков прямоугольных координат, четвертый, пятый и шестой выходы блока управления подключены соответственно к первому, второму и третьему установочным входам блока поразрядного кодирования, первый и второй информационные входы которого подключены соответственно к седьмому и восьмому выходам блока управления.

На чертеже приведена структурная схема цифрового преобразователя координат. Цифровой преобразователь координат содержит регистр 1 12-разрядного кода координаты ;регистр 2

10-разрядного кода координаты регистр 3 11-разрядного прямого кода координаты Ч и регистр 4 11-разрядного прямого кода координаты Х,счетчик 5 координаты Ч, подключенный информационными входами к выходам кода Ъ регистра Э, счетчик 6 координаты х подключенный разрядными входами к выходаМ кода (Х) регистра

4, блок 7 поразрядного кодирования, 5

742944

"умматор 8, подключенный к выходам двух старших разрядов регистра 1, сумматор 9, подключенный к выходам знаковых разрядов регистров 3 и 4, сумматора 10, у которого первый вход соединен с выходом сумматора 9, а 3 второй †с выходом старшего разряда блока 7 поразрядного кодирования, коммутатор 11 кодов, постоянный за- поминающий блок 12 тригонометрических коэффициентов, запрограммированный на воспроизведение синуса и косинуса и подключенный через коммутатор 11 кодов к выходам 11-ти младших разрядов регистра 1 и к выходу сумматора 9 и информационным выходам блока поразрядного кодирования 7,двухканальный умножнтель 13, у которого информационные входы соединены с выходами регистра 2, числовые входы первого и числовые входы второго каналов подключены соответственно к выходам синуса и к выходам косинуса постоянного запоминающего блока 12, а выход первого И выход второго каналов подключены соответственно к суммирующему входу счетчика 5 и к 25 суммирующему входу счетчика 6, генератор 14 импульсов, блок 15 управления, вход 16, подключенный к входу запуска блока 15 управления и вход

17 признака режима, подключенный к 30 управляющему входу коммутатора 11 кодов и к одному иэ управляющих входов блока 15 управления, другой управляниций вход которого соединен с выходом 11-ro разряда коммутатора 11 3$ кодов, при этом у блока 15 управления выход 18 соединен с входами установки в нуль счетчиков 5 и 6 и со входом записи умножителя 13, выход 19 — с входами записи счетчи- 4О ков 5 и 6 и. входом установки в нуль умножителя 13 выход 20 — с первьы установочным входом блока 7 поразрядного кодирования,два других установочных входа которого подключены к выходам 21 и 22 блока 15 управления, у которого выход 23 импульса (Ч 7 P ) и выход 24 импульса (М < Pig) подключены к информационным входам блока 2 поразрядного кодирования>причем у блое ка 15 управления вход 25 соединен с выходом признака переполнения счетчика 5, вход 26 — с выходом признака переполнения счетчика б,вход

27 — с выходом сумматора 10,вход 28— с выходом признака 11-ro такта вычис- ленни блока 7 поразрядного кодирования,а вход 29 подключен к выходу признака переполнения умножителя 13,тактовый вход которого соединен через блок

15 управления с выходом генератора

14 импульсов.

Преобразователь выполнен на элеентной базе, триггеры которой переключаются в моменты после окон- 65 чания импульсов на их синхронизирующнх входах.

Регистры 1-4 представляют собой обычные регйстры, прием информации в которые разрешается только после окончания цикла преобразования.

Счетчики 5 и 6 выполнены как обычные счетчики, имеющие разрядные входы записи в них начальных условий.

Блок 7 поразрядного кодирования содержит 11-тактовый распределитель импульсов, схему управления поразрядным кодированием и 10-разрядный регистр. Распределитель импульсов синхронизирует работу схемы управления поразрядным кодированием, которая по импульсу (92 Pi.) или по импульсу (Чс „) осуществляет соответствующим образом переключение триггеров регистра.

Каждый нз сумматоров 8-10 реализует операцию суммирования по модулю два двух логических переменных.

Двухканальный умножитель 13 представляет собой множительный блок, реализующий одновременное умножение параллельного кода первого числа (кода/з1нр / ) и параллельного кода второго числа (кода /coSpr>/) на общий меняющийся сомножитель г(), представленный на тактовом входе умножителя 13, числоимпульсным кодом.

На выходам умножителя 13 первое и второе произведения представлены в числоимпульсных кодах.

При этом умножитель 13 содержит.

10-разрядный счетчик — регистр с параллельным переносом,.имеющий информационные входы для записи на него обратного кода общего фиксированного сомножителя z H две 10-разрядные схемы двоичных умножителей (две схемы поразрядного умножения со схемами "или"") . Работой двоичных умножителей управляет счетчик.

Преобразователь работает в режиме вычисления прямоугольных координат и х по известным полярным координатам Ч и z и в режиме вычисления полярных координат Ч и по известным прямоугольным координатам Ч и х.

Математический алгоритм работы преобразователя в каждом иэ режимов основан на решении системы уравнений (1), и в каждом иэ режимов преобразователь работает циклически.

Рассмотрим первый режим работы преобразователя.

В этом режиме преобразователь по

12-разрядному коду координаты Ч (ОЧ .:- 2Я (4-2 Ц регистра 1 и 10 разрядному коду, нормированной координаты r 5O - а(g- )g регистра 2 вырабатывает прямые 11-разрядные коды нормированных координат М и х, у которых 11-е разряды — знаковые, 742944 так как 12- и и 11-й разряды регистра

1 имеют соответственно веса 16 иК/2,то выход 12-ro разряда регистра 1 является выходом с преобразователя знакоВого разряда координаты S, а знакоВый разряд координаты х определяется сумматором 8 как сумма по модулю два логических значений 12-го и 11-го разрядов регистра 1.

Первый режим работы преобразователя разрешается подачей на его вход

17 управляющего сигнала логического

"О,", которым соответстнующим образом активизируется блок 15 управления и

Производится подключение через комМутатор 11 кодов на входы постоянного запоминающего блока 12 выходов

11-ти младших разрядов кода Ч регистра 1.

Цикл вычисления У и х начинается с приходом на вход 16 преобразователя импульса, по которому блок

15 управления устанавливает в нуль счетчики 5 и 6 и производит запись обратного кода координаты « с pef гистра 2 в умножитель 13.

После этого от генератора 14 импульсов через блок 15 управления начйнают поступать импульсы на тактовый вход умножителя 13, на числовые в) оды первого и числовые входы второго каналов которого с выходом бло- 30 ка 12 подается соответственно 10-разрядный код (sinМ ) и 10-разрядный кОд (соэМ ) ° По этим сигналам на выходе первого и выходе второго каналов умножителя 13 вырабатывается 35 соотнетственно числоимпульсный код кОординаты /y / (ЧИК /y< /) и числоимпульсный код координаты / х /

{ЧИК /x /) .

Импульсы ЧИК / ч / подсчитываются счетчиком 5, а импульсы ЧИК / X/ счетчиком 6.

Этот процесс продолжается до момента возникновения на выходе умножителя 13 признака переполнения, 45 поступающего на один из входов блока

15 управления. По этому признаку блок 15 управления запрещает прохождение на тактовый вход умножителя

13 импульсов генератора 14, а по 50 очередному его импульсу вырабатывает импульс конца преобразования (ИКП) 1 по которому с выходов преобразовате.ля могут быть сняты 11-разрядные коды ъ и х .

На этом цикл вычислений заканчивается, а следующий цикл начнется только с приходом на вход 16 преобразователя очередного старт-импульса.

Рассмотрим второй — основной режим работы преобразователя. 60

В этом режиме преобразователь по

11-разрядному коду нормированных координат Ч и х(0/ч/(или /Х/)<1-2 ) регистров 3 и 4, Ъырабатывавт 12разрядный код координаты9(о&Р<2% (1-2 Я 65 и

10-разрядный код нормированной координаты Z.

Старшие 11-е разряды регистров

3 и 4 — знаковые. Поэтому 12-й разряд кода Ч совпадает с 11-м разрядом кода разрядом 3, а 11-й разряд ко,ца Ч вырабатывается сумматором 9. как сумма по модулю 2 логических значений знаковых разрядон регистров 3 и 4. 10 остальных разрядов кода У" определяются за 10 или менее тактов поразрядного кодирования. На каждом такте происходит формирование методом цифрового интегрирования ЧИК x.()-(sihpj) и ЧИК где j — номер такта вычисления, и сравнение моментов времени и 1„. таких, что

«(„-)-I sap pi> l = Ls I

«(Ф. у, „.)-I cos P„ l = l.,! (5) При этом оченидно, что при t..

y. = y, à z(< )=z (tx>) = z — искомые полярные координатй.

Второй режим разрешается подачей на вход 17 преобразователя управляющего сигнала логической "1", которым соответствующим образом активизируется блок 15 управления и производится подключение через коммутатор

11 кодон на входы блока 12 выхода сумматора 9 и 10-ти информационных выходов блока 7 поразрядного кодирования.

С приходом на вход 16 преобразователя старт-импульса с выхода 19 блока 15 управления производится установка н нуль умножителя 13 и запись в счетчики 5 и 6 соответственно обратного кода q c регистра

3 и обратного кода Х с регистра 4.

При этом если ч =х=О, то на выходах счетчика 5 и счетчика 6 одновременно вырабатываются признаки переполнения, которые поступают на входы

25 и 26 блока 15 управления.

Блок 15 управления по этим сигналам и по старт-импульсу вырабатывает на выходе 20 импульс установки регистра числа блока поразрядного кодирования 7 в состоянии "1000000000" и генерирует импульс конца преобразования (ИКП) 2; если g =0, ХФО (при S 4 О, Х=О описываемые процессы аналогичны, только меняется порядок выработки некоторых сигналов), то блок 15 управления по сигналу признака переполнения счетчика 5 и старт-импульсу генерирует при Чн =О импульс на выходе 21, а при Ти =1 импульс на выходе 22 (-разрядный коэффициент 11-го разряда кода

Ч). При этом по импульсу с ныхода 21 (или 22) блока 15 управления в блоке 7 поразрядного кодирования регистр числа устанавливается в состояние "0000000000" (или состояние

742944

"1111111111", а распределитель импульсов — в состояние 11-ro такта вычислений.

Через некоторое время 1ф, требуемое блока 12 для воспроизведения кодов 51l19 / и /сов Р/, блок 15 уп- 5 равления начинает пропускать на тактовый вход умножителя 13 импульсы генератора 14. В результате этого на выходе второго канала умножителя

;13 вырабатываются импульсы ЧИ1 /Х/, |() которые подсчитываются счетчиком б.

Как только на выходе счетчика 6 вырабатывается признак переполнения, то блок 15 управления запрещает прохождение на тактовый вход умножителя 13 импульсов генератора 14, а по очередному импульсу генератора

;14, признаку переполнения счетчика б и признаку 11-ro такта, вырабатываемому на выходе 28 блока поразрядного кодирования 7 генерирует импульс ИКП 2.

Таким образом, после окончания вычислений с информационных выходов преобразователя 13 будет сниматься код 2 =/Х/, если Ф О и ХФО, то

25 счетчики 5 и б признаков переполнения не вырабатывают, а блок управления 15 на выходе 20 вырабатывает импульс, устанавливающий в блоке пораз рядного кодирования 7 регистр числа в состоянии "1000000000",а распределитель импульсов в состояние первого такта вычислений.

Через время t4>,òðåáóåìoå блоку

12 для воспроизведения кодов /Ми| »/ 35 и /cosp»/, блок 15 управления начинает пропускать на тактовый вход умножителя 13 импульсы генератора 14.

Поэтому умножитель 13 на выходе первого канала вырабатывает числоимпуль- 4() сный код ЧИК ()/Ми|Ь» |3, на выходе второго канала — ЧИК ((4.) Icos » | 1 ° Импульсы ЧИК т(ММиp») подсчитываются счетчиком 5, в который по старт-импульсу был записан обратный код /у/, а импульсы ЧИК х(t) )Гоэ|Ь» | g подсчитываются счетчиком б, в который по старт-импульсу был записан обратный код /Х/.

В результате этого если /з/=/Х/, то так как /sing»/=/соэ| »/, на выходах счетчиков 5 и б сигналы признаков переполнения вырабатйваются одновременно. По этим сигналам блок 15 управления затратит прохождение на тактовый вход умножителя 13 импульсов генератора 14, а по очередному импульсу генератора 14 и признакам переполнения счетчиков — 5 и 6 вырабатывает импульс ИКП 2, если /У/ 7/Х/ (или

/Ч/ с/Х/), То первым вырабатывается 6О признак переполнения на выходе счетчика б (или на выходе счетчика 5).

По этому признаку блок 15 управления запретит прохождение на тактовый вход умиожителя 13 импульсов генератора 65 14, и по очередному импульсу генератора 14 выработает на выходе 19 импульс, по которому производится установка в нуль умножителя 13 и запись в счетчики 5 и б соответственно обратного кода /ч/ с регистра 3 и обратного кода /Х/ с регистра 4, а гакже выработает на выходе 23 импульс ) 7 р» при Ч»=0 и на выходе 24 (f

/q/

/бам p

Если ни в одном из этих тактов признаки переполнения счетчиков 5 и б одновременно не выработаются,то после этого блок поразрядного кодирования 7 выработает признак 11-го такта вычисления, который с его выхода поступит на вход 28 блока 15 управления. В 11-м такте вычисления на тактовый вход умножителя 13 поступит очередная серия импульсов генератора 14 °

Причем в этом такте. вычисления импульсы генератора 14 будут поступать на умножитель 13 до тех пор, пока не выработается признак переполнения счетчика 5 (или счетчикарегистра 6), так как при /Y/ Ъ /Х/ (или /ч/

/ /

15 управления. Поэтому в 11-м такте вычислений по признаку переполнения

5 при /w/ > /Х/ (или счетчика 6 при

/З/ < /Х/) и очередному импульсу генератора 14 блок 15 управления вырабатывает сигнал ИКП 2, по которому может производиться съем с преобразователя кодов» и .2,:. На этом цикл вычислений заканчивается, а следующий цикл начнется с приходом на вход 16 преобразователя очередного старт-импульса.

Заметим, что окончание 11-го такта по признаку переполнения счетчика, в который ранее был записан обрат742944

Цифровой преобразователь координат, содержащий первый и второй регистры прямоугольных координат,первый и второй регистры полярных координат, первый и второй счетчики пр ъюугольных координат, постоянный запоминающий блок тригонометрических коэффициентов, блок управлейия к генератор импульсов, выход которого подключен к первому входу блОка управления, о т л и ч а ющ И и с я тем, что, с целью повышейия быстродействия преобразователя, он содержит три сумматора, коМмутатор кодов, умножитель,блок поразрядного кодирования, причем входы первого сумматора подключены к юыходам двух. старших разрядов первого регистра полярных координаТ, входы второго сумматора — к выходам знаковых разрядов первого и Второго регистров прямоугольных координат, входы третьего сумматора — к выходу второго сумматора н выходу старшего разряда блока

55 нщм кодом больший иэ модулей /y/ или /Х/, сделано с целью уменьшения относительной ошибки вычисления координаты X. Дело в том, что если

Ф „ то вычисление координаты

z основывается на выполнении лишь S одного из равенства системы (5), а абсолютные ошибки Ч =ах и ь М Ч =

Максимальная длительность цикла преобразования (й +1 ) — разрядных кодов x ич в (в+2} — разрядный код

М и n — разрядный код Z будет при Ч f (zk*4)tÌ2,где к

=,О, 1 1, + 2..., а длительность цикла преобразования определяется выраже- 1$ н Ием

Тц Ь+1)(2 1 Фз1 (б) где „„ — период повторения импульсов генератора 14; — время, требуемое блоку 12 2О для воспроизведения функции синуса и косинуса.

Сравнивая выражения (4) и (б) по.лучим:

U,,Ã Ц.пр,2 25

Положительный эффект изобретения эакл очается в том,. что данный преобразователь имеет более высокое быстродействие по сравнению с известным (тем более, что оценка (7! получена ЗО с учетом возможности применения в прототипе поразрядного кодирования, существенно повышающих его быстродействия).

Применение изобретения позволит повысить скорость обработки информаПии.

Формула изобретения поразрядного кодирования, выходы всех, кроме старшего, разрядов первого регистра полярных координат подключены к первой группе входов коммутатора кодов, вторая группа входов которого соединена с выходом второго сумматора и с выходами блока поразрядного кодирования, а выходы подключены ко входам, постоянного запоминающего блока тригонометрических коэффициентов, первая и вторая группа выходов которого соединена соответственно с первой и второй группой входов умножителя, третья группа входов которого подключена к выходам второго регистра полярных координат, первый и второй импульсные выходы которого подключены к счетным входам соответственно первого и второго счетчиков прямоугольных координат, разрядные входы которых подключены к выходам первого и второго регистров прямоугольных координат соответственно, второй вход блока управления подключен к входу запуска преобразователя, третий вход блока управления соединен с входом признака режима преобразователя и с управляющим входом коммутатора кодов, четвертый вход с выходом старшего разряда коммутатора кодов, пятый и шестой входы блока управления соединены с выходами переполнения первого и второго счетчиков прямоугольных координат соответственно, седьмой вход — с выходом третьего сумматора, восьмой вход — с управляющим выходом блока поразрядного кодирования, девятый вход блока управления подключен к выходу переполнения умножителя,тактовый вход которого соединен с первым выходом блока управления, вход записи умножителя соединен со входами установки нуля счетчиков прямоугольных координат и со вторым выходом блока управления, третий выход которого соединен со входом установки нуля умножителя и входами эаписи счетчиков прямоугольных координат, четвертый, пятый и шестой выходы блока управления подключены соответственно к первому, второ.. у и третьему установочным входам блока поразрядного кодирования, первый и второй информационные входы которого подключены соответственно к седьмому и восьмому выходам блока управления.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 395187, кл. 235-186, 1976.

2. Авторское свидетельство СССР

М 453690, кл. G06 F 7/38, 1972 (прототип) .

742944

Составитель В. Березкин

Техред М. Петко Корректор Н. Стец

Редактор Т. Киселева

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ Зб19/15

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4