Аналоговый умножитель

 

Союз Советскик

Социалистических республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТЕЛЬСТВУ (ii) 742965 (61) Дополнительное к авт. свид-ву— (22) Заявлено 270378 (21) 2596302/18-24 (5!)М. Кл. с присоединением заявки ¹ (23) Приоритет—

G 06 G 7/16

Государственный комитет

СССР ао делам изобретений и открытий

Опубликовано 2506.80. Бюллетень ¹ 23

Дата опубликования описания 25.06.80 ($3) УДК 681. 335 (088. 8) (72) Автор изобретения

В.Г.Фильков (71) Заявитель (54) АНАЛОГОВЫЙ УМНОЖИ1ЕЛЬ

Изобретение относится к вычислительной технике, а именно, к аналоговым вычислительным устройствам и может быть использовано в системах и устройствах автоматики.

Другой возможной областью применения изобретения является полупроводниховая техника, где оно может быть использовано при производстве аналоговых умножителей на основе гибридных и интегральных микросхем.

Известен аналоговый полупроводниковый прибор„представляющий собой пятьдесят пар транзисторов, соединенных между собой в случайной последовательности и функционально являющийся одной парой транзисторов с улучшенными параметрами. Улучшение параметров достигается за счет усред- 2О нения параметров отдельных пар транзисторов.Недостатком описанного устройства является большое число пар транзисторов, необходимых для получения эффективного усреднения параметров при случайном законе их соединения (1) .

Известен также умножитель,имеющий первую согласованную пару транзисторов, осуществляющую умножение, вторую согласованную пару транзисторов, логарифмирующую входной сигнал, третью и четвертую согласованную пар транзисторов для задания начального тока в цепи входов, и дифференциальный усилитель первого входного сигнала, первый операционный усилитель второго входного сигнала с транзистором на выходе, подключенным -в цепь эмиттеров умножающей пары,, второй операционный усилитель, считывающий выходной сигнал, с умножающей пары, а также ряд согласованных по параметрам резисторов в токозадающих нагрузочных и масштабных цепях (2).

Недостатком данного умножителя является сйльное влияние степени согласованности транзисторов, как пар

Между собой, так и внутри пары, на точность умножения.

Наиболее близким техническим решением является двухквадратное;множительное устройство, содержащее первую дифференциальную пару транзисторов, эмиттеры которых соединены между собой, база первого транзистора через йервый масштабный резистор соединена с первым входом устройства,база второго транзистора через второй мас742965 штабный резистор соединена с подвижным контактом задающего потенциометра, выводы которого поцключены к истоЧиику опорного напряжения, коллектор первого транзистора соединен через третий масштабный резистор с шиной нулевого потенциала и непосредственио с инвертирующим входом первого дифференциального усилителя, в цепи отрицательной обратной связи которого включен четвертый масштабный резистор, и неинвертирующий вхОд подключен к шине нулевого потенциала, а второй вход устройства через пятый масштабный резистор соедийеи с инвертирующим входом усилите я (3) . Устройство содержит также вторую дифференциальную пару транзисторов и третий дифференциальный усилитель, в цепи отрицательной обратной связи которого включен шестой масштабный резистор, неинвертирующий вход 20 соЕдинен с шиной нулевого потенциала, ин верти рующий вход н епосредственно соединен с коллектором второго транзистора первой дифференциальной пары и через седьмой масштабный 25 резистор — с выходом дифференциальноГо усилителя, а выход третьего дифференциального усилителя является выходом устройства; базы транзисторов второй дифференциальной пары соединены с третьим входом устройства, эмиттеры подключены к выходу второго дифференциального усилителя, коллектор первого транзистора соединеи с эмиттерами транзисторов первой дифференциальной пары, а коллектор второго тран=-истора — с инвертирующим входом второго дифференциального усилителя.

Недостатком описанного устройства является невысокая точность умноже- 4Q ния, а также дрейф его параметров во времени.

Цель изобретения — увеличение точности умножения и уменьшение временного дрейфа параметров устройства.

Указанная цель достигается тем,. что в аналоговый умножитель,содержащий первую дифференциальную пару транзисторов, два дифференциальных усилителя включены

B коллекторные цепи транзисторов первой дифференциальной. пары, вторую дифференциальную пару транзисторов и третий дифференциальный усилитель, вход которого подключен к коллектору, а выход к эмиттеру первого транзистора второй дифференциальной пары, дополнительно введены Il дополнительнык дифференциальных пар транзисторов (где п = 1,2,3... и определяется требуемой точностью умножения), и Il @) питающих транзисторов, при этом коллектор первого транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору второго транзистора предыдущей допол. нительной дифференциальной пары, коллектор второго транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору первого транзистора предыдущей дополнительной дифференциальной пары, база второго транзистора которой соединена с базой первого транзистора последующей дополнительной дифференциальной пары, базы первых транзисторов нечетных дополнительных дифференциальных пар подключены к базе первого транзистора первой дополнительной дифференциальной пары, а базы первых транзисторов четных дополнительных дифференциальных пар соединены и являются входом устройства, коллекторы питающих транзисторов подключены к эмиттерам транзисторов соответствующих дополнительных дифференциальных пар, эмиттеры объединены и подключены к эмиттерам транзисторов второй дифференциальной пары, а базы объединены и подключены к базам транзисторов второй дифференциальной пары.

На чертеже дана схема множительного устройства.

Устройство содержит первый дифференциальный усилитель 1, масштабные резисторы 2 и 3, второй дифференциальный усилитель 4, резистор 5 обратной связи, третий дифференциальный усилитель 6, входной резистор 7, вторая дифференциальная пара 8 транзисторов 9, первая дифференциальная пара 10, цепочка и дифференциальных пар транзисторов 11 и 12, и питающих транзисторов 13 и 14.

Дифференциальные пары транзисторов умножителя могут быть взяты с одного или нескольких кристаллов ИС (интегральных схем), а транзисторы для питания дифференциальных пар с одного кристалла или с нескольких, но согласованных между собой. Порядок включения транзисторов в дифференциальных парах меняется на обратный в каждой последующей паре. Достижение эффективного .усреднения параметров пар обеспечивается во много раз меньшим количеством приборов, например, четырьмя, пятью,а не пятьюдесятью,,как описано в аналоге. Этот эффект достижим потому, что интегральные транзисторные пары соэдаюся благодаря мультиплицированию фотошаблонов по пластине. Иными словами создается конфигурация областей транзисторов одной пары и они размножаются сдвигом этогo ýòàëîíà IIo двум осям на стандартный шаг, В действительности всегда один транзистор хоть немного, но отличается от второго в паре и также чуть несогласованные пары мультйплицируются. Если соединять их параллельно по случайному закону, то требуется большое число пар для достижения согласова742965 ния, Если включить параллельно 4 пары, но через одну, наоборот, поменяв местами транзисторы, то одинаковые отличия структуры окажутся дважды с каждой стороны и эффективно усреднятся ° 5

Предлагаемая структура умножителя не требует применения пар с одного кристалла, поскольку каждая пара управляется током от отдельного транзистора источника тока. t0

Умножитель работает следующим образом.

На базовые входы первой и второй дифференциальных пар подается двухполярный сигнал первого сомнснкителя, вызывающий разбаланс их коллекторных токов. Чем больше величина первого сомножителя, тем больше соответствующее ему напряжение, тем сильнее разбаланс транзисторных пар. Все транзисторные пары соединены параллельно коллекторами и подключены к согласованной паре резисторов, общая точка которой управляется выходом дифференциального усилителя, поддерживающего на коллекторах 25 первого плеча .балансных, пар нулевой потенциал. Выходной дифференциальный усилитель поддерживает нулевой потенциал на втором плече балансных пар„ преобразуя разностный ток согласо- 30 ванных резисторов в выходной сигнал.

Благодаря нулевым потенциалам коллекторов, транзисторы работают при минимально возможной мощности рассеяния, разбросы их параметров показывают 35 минимальное воздействие, при этом согласованность транзисторов пар выше, чем при подогреве протекающим ток ом.

В эмиттер каждой транзисторной пары включен транзистор питания, управляемый от общего регулирующего операционного усилителя, получающего сигнал со специального токозадаю-! щего транзистора, составляющего с указанными транзисторами токовое зеркало. В этот токозадающий транзистор через эталонный резистор задается однополярный сигнал второго сомножителя. По сравнению с известными техническими решениями предлагаемый умножитель имеет ряд существенных преимуществ.

В известной ИС, если Ug какой-то пары больше, чем у остальных пар, в ней течет меньший ток коллекторов, чем в остальных, поскольку все эмиттеры соединены в одной точке.

В предлагаемой схеме в основную и в каждую дополнительную пару транзисторов ток эмиттеров задается прину- бО дительно от специального транзистора, поэтому токи эмиттеров во всех парах равны, и несогласованность по параметру Ц з оказывается устраненной.

В известной ИС применены случайные Я соединения транзисторов, поэтому соединять их надо много — 50 пар, В предлагаемой схеме применена такая последовательность включения транзисторов, которая приводит к усреднению параметра aUg наиболее быстро, на минимальном числе пар, например, на четырех, а не на пятидесяти, При том, что предлагаемая схема эффективно устраняет несогласован— ность параметров как П всех пар а

Э

I так же atJp всех пар, эффект согласования достигается на числе пар транзисторов, примерно в десять раз меньшем, чем в известных схемах.

Из-за минимального напряжения

У = tJg и минимальной рассеиваемой мощности, разброс параметров отдельных пар сказывается в минимальной степени, что приводит к еще большему увеличению точности умножения..

Предложенная схема умножителя позволяет существенно увеличить точность умножения и уменьшить временной дрейф параметров. Это достигает- ся путем усреднения параметров транзисторных пар. Предложенная схема может быть выполнена на отдельных микросхемах и в гибридном варианте, а также на одном кристалле. В случае выполнения схемы на отдельных элементах или в гибридном исполнении удается повысить точность в 5 раз, а в случае выголнения схемы на одном кристалле точность может быть увеличена в 7-10 раз. Временной дрейф параметров уменьшен в 4-5 раз.

Формула изобретения

Аналоговый умножитель, содержащий первую дифференциальную пару транзисторов, два дифференциальных усилителя, включенные в коллекторные цепи транзисторов первой дифференциальной пары, вторую дифференциальную пару транзисторов и третий дифференциальный усилитель, вход которого подключен к коллектору, а выход к эмиттеру первого транзистора второй дифференциальной пары, о т л и ч а ю шийся тем, что, с целью увеличения точности умножения и уменьшения временного дрейфа параметров устройства, в него введены и дополнительных дифференциальных пар транзисторов и п питающих транзисторов, при этом коллектор первого транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору второго транзистора предыдущей дополнительной дифференциальной пары, коллектор второго транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору первого транзистора предыдущей дополнительной дифференциальной пары, база второго транзистора которой соединена с базой первого транзистора последующей дополнительной дифферен742965

Сост авит ель T. С апун ов а

Техред N. Петко Корректор Г.Назарова

Редактор П.Макаревич

Заказ 3620/16 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП Патент, г. ужгород, ул. Проектная, циальной пары, базы первых транзисторов нечетных дополнительных дифференциальных пар подключены к базе первого транзистора первой дополнительной дифференциальной пары, а базы первых транзисторов четных 5 дополнительных дифференциальных п ар соединены и являются входом устройства, коллекторы питающих транзисторов подключены к эмиттерам транзисторов соответствующих дополнительных дифференциальных пар, эмиттеры объединеиы и подключены к эмиттерам транзисторов второй дифференциальной пары, а базы объединены и подключены к базам транзисторов второй дифференциальной пары.

Источники информации, принятые во внимание при экспертизе

1. Микросхема, моделирующая согласованные транзисторные пары Электрl роника, т. 49, 9 22, 1976, с.84-85, 2. Справочник по нелинейным схемам. Проектирование устройств на базе аналоговых функциональных модулей и интегральных схем. Под ред.

Д.Шейнгольда, М., Мир, 1977.

3. Авторское свидетельство СССР

9545 992, кл . G 06 G 7/16, 15 . 04 .75 (прототип) .