Устройство для ввода заявок в вычислительную систему

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ CSH "П!ЛЬСТИУ

Союз Советских

Социалистических

Республик

<111 744537 (61) Дополнительное к ввт. свид-ву (22) Заявлено 060477 (21) 2472295/18-241 с присоедмненйен заявки ¹ (23) Приоритет

Опубликовано 3006.80. Бюллетень ¹ 24

Дата опубликования описания 3006.80 (51)pA. Кл.2

С 06 F 3/04

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681 ° 325 (088. 8) (72) Авторы изобретения

С.N.ÑMHðíîâ И В.В.Сидоров (71) Заявитель

Московский ордена Трудового Красного Знамени текстильный институт (54) УСТРОЙСТВО ДЛЯ ВВОДА ЗАЯВОК

В ВЧЧИСЛИТЕЛЬЧУЮ, СИСТЕМУ

Изобретение относится к области вычислительной техники, в частност к устройствам ввода, и может быть использовано в системах обработки данных.

Известно устройство для ввода данных, содержашее узел формирования символов, шифратор, элемент ИЛИ,,генератор, триггер„ гоу пу элементоя

И, два регистра, две схемы сравнения, узел связи, вентили, счетчик, два дешифратора, индикатор, коммутатор, линию задержки (11.

Йедостатком устройства является необходимость значительных затрат обо рудов ани я.

Наиболее близким к изобретению по технической сушности и достигаемому результату является устройство для ввода заявок в вычислительную систему, содержашее входной формирователь, вход и выход которого соединены соответственно со входом устрой ства и со входом блока дешифрации параметров заявок, формирователь номера процессора, первый и второй выходы которого соединены соотвегственно с первым входом блока памяти состояния системы и со входом формирователя номера канала связи, первый коммутатор, выход которого соединен со входами блоков буферной памяти,.и блок хранения состояния каналов связи, причем выход блока дешифрации параметров заявок соединен со входом формирователя номера процессора, первый и второй выходы

Формирователя номера канала связи соединены соответственно со вторым входом блока памяти состояния снстЕ-ьи и со входом первого коммутатора, а выходы блоков буферной, памяти являются выходами устройства (2).

Ьедостаток устройства состоит в

15 том, что оно имеет незначительные

Функциональные возможности, так как при выборе канала не учитывается вероятность выхода его из строя.

Цель изобретения — расширение

Ю функциональных возможностей путем обеспечения оперативной реакции устройства на изменение состояния системы.

Поставленная цель достигается

2.5 тем, что устройство содержит блок хранения состояния процессов, блок хранения.данных о загрузке процессоров, арифметический блок и второй коммутатор, причем выходы блоков буфер30 ной памяти соединены с первым входом

7448 37 второго коммутатора, второй вход и первый, второй, третий выходы которого соединены соответственно со вторым выходом формирователя номера кана ла связи, со входами блоков хранения состоя ни я процессоров, хране ни я данных о загрузке процессоров, хранения состояния каналов связи, выход блока хранения состояния процессоров соединен с третьим входом блока памяти состояния системы и с первым входом арифметического блока, второй вход которого и четвертый вход блока памяти состояния системы соединены с выходом блока хранения, данных о загрузке процессоров, выход блока хранения состояния каналов связи соединен с пятым входом блока памяти состояния системы и с третьим входом арифметического блока, вход-выход которого соединен со входом-выходом блока памяти состояния системы, На чертеже представлена структурная схема устройства.

Устройство для ввода заявок в вычислительную систему содержит входной формирователь 1, блок 2 дешифрации параметров заявок, формирователь

3 номера процессора, пеовый коммутатор 4, блоки 5 буферной памяти, Формирователь 6 номера канала связи, второй коммутатор 7, блок 8 хранения состояния процессоров, блок 9 хранения данных о загрузке процессоров, блок 10 хранения состояния каналов связи, арифметический блок 11, блок

12 памяти состояния системы.

Устройство работает следующим образом.

На вход формирователя 1 постуПают заявки от пользователей системы. Каждая заявка содержит паспорт, в котором указываются такие параметры, как длительность решения" задач по заявке, необходимое количество и объем массивов исходных данных, допустимый тип канала, по которому может быть передана заявка, допустимый тип процессора, приоритет заявки и т.п. Блок

2 расшифровывает паспорт заявки и передает полученные данные» в формиро ватель 3. В формирователе 3 в соот— " ветствии с паспортом заявки производится выбор номера процессора, а в формирователе 6 — выбор канала, по которому будет передаваться заявка.

При выборе канала учитываются также данные, получаемые иэ блоков 8, 9, 10 и 11.

Вышеуказанные блоки работают следующим образом.

С выхода блоков 5 на вход коммутатора 7 поступает информация о характере функционирования системы: количество задач, решаемых процессором, работоспособность процессора в целом и каждого его раздела, состояние каждого канала (свободен, занят или неисправен). В блоках 8, 9 и 10

Фсрмула изобретения

Ь5

Устройство для ввода заявок в вычислительную систему, содержащее входной формирователь, вход и выход которого соединены соответственно са ! входом устройства и со входом блока дешифрации параметров заявок, формирователь номера процессора, первый и второй выходы которого соединены соответственно с первым входом блока памяти состояния системы и со

1 1 входом формирователя номера канала в тактовые моменты времени происходит выделение данных соответствечно об исправности или неисправности каждого процессора, входящего в систему, и всех его разделов, о коли честве задач, решаемых в данный момент каждым йроцессором, и о состоянии канала, Полученные данные запоминаются в блоке 12 и используются ьлоком 11, В блок 11 заносятся данные об априорных вероятностях выхода из строя каналов связи процессора, о зависимостях вероятностей безотказной работы указанных устройств от времени и т,д. Используя укаэанные данные, а также длйтельность реше15 ния задач по заявке, блок 11 для каждой заявки, поступающей в систему, вычисляет вероятность обслуживания заявки беэ сбоя оборудования для каждого канала из множества допустиэо ьжх каналов, выбираемых блоками 3 и 6. Вычисленные вероятности запоминаются в блоке 17. Кроме того, блок

11 в каждый тактовый момент времени на основании данных, получаемых иэ блоков 8, 9 и 10,пересчитывает априорные вероятности выхода из строя каналов и процессоров. Таким обпаэом, происходит статистический анализ работы системы. Блоки 3 и 6 на основании данных, получаемых or блока 2, блоков 8, 9 и 10 и блбка 11 выбирают канал связи, отвечающий требованиям паспорта заявки с максимальной вероятностью обслуживания заявки беэ сбоя оборудования. Сигнал с выхода

З5 блока 6 поступает на коммутатор 4 и в коммутатор /, оперативно до наступления тактового момента времени сигнализируя о занятости канала. Коммутатор 4 включает выбранный канал.

4О Заявка поступает в блок 6 и далее на исполнение. Система обраьатывает следующую заявку, Таким образом, изобретение позволяет расширить функциональные воэможности системы, увеличить надежность работы системы в целом, а .также предоставляет воэможность в процессе работы оперативно выявлять наименее надежные элементы и принимать меры к повышению надежности и х работы, 744537

Составитель Ф.Шагиахметов

Редактор И,Канкина Техред О,Андрейко корректор В .CMHMIgcая

Заказ 3792/11 Тираж 751 Подпи сное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

1130 35, Москва, Ж-35, Рауюская наб., д. 4/5, Филиал ППП Патент, r.Óêãîðîä, ул.Проектная, 4 связи, первый коммутатор, выход которого соединен со входами блоков буферной памяти, и блок хранения состояния каналов связи, гпэичем выход блока дешифрации параметров заявок соединен со входом Формировате- 5 ля номера процессора, первый и вто-, рой выходы формирователя номера канала связи соединены соответственно со вторым входом блока памяти состояния системы и со входом первого коммутатора, а выходы блоков буферной памяти являются выходами устройства, о т л и ч а ю ы е е с я тем, что, с целью расиирения функциональных воэможностей за счет обеспечения оператинной реакции устройства на изменение состояния системы, оно содержит блок хранения состояния процессоров, блок хранения данных о загрузке процессоров, арифметический блок и второй коммутатор, причем выходы блоков ® буферной памяти соединены с первым входом второго коммутатора, второй вход и первый, второй, третий выходы которого соединены соответственно со вторым выходом формирователя номера 25 канала связи, со входами блоков хранения состояния процессоров, хранения данных о загрузке процессоров, хранения состояния каналов связи, выход блока хранения состояния процессоров соединен с третьим входом блока памяти состояния системы и с первым входом арифметического блока, второй вход которого и четвертый вход блока памяти состояния системы соединены с выход<м блока хранения данных о загрузке процессоров, выход блока хранения состояния каналов связи соединен с пятым входом блока памяти состояния система и с третьим входом арифметического блока, вход-выход которого соединен со входомвыходом блока памяти состояния систеьы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 468234, кл. G 06 F 3/04, 1975.

2. Авторское свидетельство СССР

9 383047, кл. G 06 F 9/00, 1971 (прототип).