Цифровой временной дискриминатор

 

Союз Соватскнн

Соцнапнстнческнн

Республик (! Н 74491 3 (6l ) Дополнительное к ввт. свид-ву (22) Заявлено 15.05,78 (2 I ) 26 17751/ g8 2 1 с присоединением заявки М (23) Приоритет

Опублнковано30.06.80. Бюллетень .% 24

H 03 D 13/00

Геаударстеенный комитет

СССР ае делам изобретений и открытий (5Ç ) УД К 62 1.37 4..33(088.8) Дата опубликования описания 30.06,80 (72) Автор изобретения

В. Л. Кудрявцев (7I ) Заявитель (54) ЦИФРОВОЙ ВРЕМЕННОЙ ДИСКРИМИНАТОР

Изобретение относится к автоматике, в частности, к следящим измерителям задержки.

Изобретение может быть использовано в измерительных комплексах, автодальномерах, цифровых автоматических приборах.

Известны временные дискриминаторы, выполненные на аналоговых элементах, состоящие из двух ключевых схем, открываемых передним и задним стробами слежетв ния соответственно, двух зарядных емкостей, интегратора, запоминающего сигнал ошибки, и схемы обнуления (1), Для этих устройств характерно влияние параметров входящих элементов на точт9 ность работы дискриминатора, а также малая надежность, влияние внешних условий, необходимость регулировок.

Известен также дискриминагор, сойержаший формирователь видеосигнала, формирователь следяшего строба, два ключа, открываемых передним и задним полустробами соответственно, два ЯС-фильтра, входы которых соединены с выходами ключей, а выходы соединены с прямым и инвертирую шим входами УПТ, выход которого соединен с первым входом двухпозиционного переключателя, второй вход подключен к источнику опорного напряжения, а выход соединен с генератором управляющего напряжения, выход которого соединен с реверсивным счетчиком, выходы которого соединены с регистром ошибки, причем управление двухпозиционным переключателем и реверсивным счетчиком осуществляется меандром $2).

Недостатком этого устройства являет-. ся наличие многих аналоговых элеменгов: ключи, гтС-фильтры, УПТ, переключатель, генератор, управляемый напряжением. Это цриводит к |нестабильности характеристик дискриминатора и требует специальных регулировок для компенсации смещения.

Целью изобретения является повышение стабильности и упрощения процесса регуларования устройства.

Для этого в дискриминатор, содержащийформирователь входного сигнала, формиро744913 ф задержки 12 подключены к «кодам коммутаторе 11,, управляю дне входы которого через дешифратор 10 соединены с выходаый .ми сдвига«ого регистре 2, вход которого соединен с выходом элемента задержки 3. хо- Устройство работает следующим обрезом. о- Строб слежения с выхода формироватеи ля 5 через элемент = àäåðæêè 3 произвор- 10 дит сдвиг регистра с обратной связью 2, на выходах которого формируются псевдослучайные сигналы. Зти сигналы в цифроаналоговых преобразователях 9 преобразуя ются в псевдослучайное напряжение, коM p5 òopoå сравнивается в комператоре 8 с входным, сигналом с «ыхода формирователя входного сигнала 1. Компаратор 8 форд«и- мирует не выходе логическую единицу в ого моменты превышения мгновенного значения оду 20 входного сигнале уровня псевдослучайного напряжения, Другие псевдослучайные а> счгналы подаются на дешифратор 10, коо- торый подключает коммутатор 11 к какому-либо отводу элементе задержки 12, При

25 прохождении сигнала через элемент заим держки 13, инвертор 14- и вентиль 15 форов. мируется сигнал опроса состояния комператоре 8. Если входной сигнал в момент

2- опроса превышал уровень псевдослучейно30 го напряжения, то в реверсивный счетчик о- 4 прибавляется (для первого блока), или ла, вычитается (для второго блока) единице, Число, накапливаемое в реверсивном счетфор- чике 4, представляет ошибку рассогласо61 35 вания. Сигнал ошибки выражается разностью интегралов от напряжения входного сигнале

3 ватель следящего стробе и реверсивный счетчик импульсов, введены дешифратор, цифро-аналоговый преобразоватегп=„ импу сов,элемент задержки и два блока, квжд из которых содержит первый элемент за держки, отводы которого соединены со в дами коммутатора„управляющие входы ко торого соединены с выходами дешифрат

pa, a выход - с первым входом вентиля через второй элемент задержки и нверто со вторым входом вентиля, третий вход которого подключен к выходу компаратора. первый вход которого соединен с вы ходом цифро-аналогового преобразовател а второй вход - с выходом формировате входного сигнала, причем входы дешифра торов и цифра-аналоговых преобразовате лей импульсов соединены с выходами с гового регистра, управляющий вход котор через элемент задержки подключен к вых формирователя следящего строба и входу первого элемента задержки первого блок выход которого соединен со входом перв го элементе задержки второго блока, а выходы вентилей первого и второго блок соединены с суммирующим и вычитаюш входами реверсивного счетчика импульс

На фиг. 1 изображена структурная электрическая схема устройстве; не фиг. диаграмма, поясняющая его работу. цифровой временнсй дискриминатор с держит формирователь 1 входного сигна регистр 2 сдвиговый, элемент 3 задерж ки, счетчик 4 импульсов реверсивный, мирователь 5 следящего стробв., блоки

7, каждый из которых содержит компар тор 8 (непример, аналоговый), преобра ватель 9 импульсов цифро-аналоговый, дешифратор 10, коммутатор 11, элементы

12, 13 задержки, инвертор 14, вентиль 0

15..

Формирователь 1 входного сигнала соединен с входом компаратора 8 каждого из блоков 6 и 7, другой вход которогс под- . ключен через преобразователь 9 к «ыходам45 сдвигового регистра 2, а выход — к первому входу вентиля 15, второй вход которого соединен с его третьим входом и выходом коммутатора 11 через инвертор

14 и второй элемент задержки 13, а вы- 50 ходы вентилей 15 каждого блока 6 и 7 подключены к суммирующему и вычитающему входам счетчика 4. Выход формирователя следящего стробе 5 соединен с входами элемента задержки 3 ипервого элемента зедер-55 жки12 блока6, пер«ый выход которого соединен с входом первого элемента задержки 12 блока 7, отводы первого элемента е„г с1+2t

Ju(t)3<-f и й1

Е„+z где U(t) — напряжение входного сигнале; — временное положение передне.( го фронта стробе слежения; (. — величина задержки элементе задержки 12.

Вычисление интегралов производится методом Монте-Карло. Суть его заключается в следующем. двумерная область, в которой требуется вычислить интеграл, резбивается сеткой, нанесенной по О и .с, не прямоугольники с координатами О„. 4

Например, суть видеосигнал имеет вид колокола с шириной импульса Г и амплитудой U . Опишем вокруг импульса прямоугольник и разобъем его стороны на частей по U и k частей по - Полученные разбиением -k прямоугольников будут иметь координаты (j †„; 1 +< ), где

5 74491 Э

)=3-.И, 4 =1 —: Ф - Быбирач случайным обра- ш зом прямоугольник, мы прибавляем единицу В счетчик, если Выбранный прямоуголь- у!. ник находится внутри импульса. Если вы- в, бор прямоугольника осушествляется равно- o вероятно, то отношение числа единиц ., Е накопленных в счетчике 4 к количеству

;+ тактов (приближенно равняется отноше- т нию плОшади импульса (т,e. интегралу) к л плошади описанного прямоугольника, Бы- t0 вбор случайной координаты по и осушест- в вляется цифро-аналоговым преобразовате- м лем 9, выбор случайной коордииты по с в осушествляется коммутатором 11. к.

Таким образом, использование изобретбниЯ пОзволит пОВысить стабильность дискриминатора и упростить процесс его регулирования, за счет уменьшения копи= чества аналоговых элементов и искгпочения регулировок дискриминатора, при этом 20 крутизна дискриминатора не зависит. От отношения сигнал-помеха, г,е, предложенное устройство вычисляет математическое ожидание величины рассогласования, а. математическое ожидание при аддитивных по- 5 мехах не зависит от отношения сигнал-помеха. По данному предложению разработан макет, испытания которого дали положительные результаты.

Формула изобретения

Цифровой временной дискриминатор,. со.держаший формирователь входного сигнала, формирователь следяшего строба и ревер- 35 сивный счетчик импульсов, о т л и ч а ю— и и с я тем, что, с целью повышения абильнасти работы при одновременном

;рошении процесса регулирования, в него ведены дешифратор, цифро-аналоговый пребразсватель импульсов, элемент задержи два блока, каждый из кОторых содер» ит первый элемент задержки, отводы коОрого СОединены сО вхОдами коммутатОрау —.равляюшие входы которого соединены с

ыходами дешифратора B ВыхОд с пер»

ым входом вентиля и через второй элеBHT задержки и ИНВертОр со Вторым ходом вентиля, третий вход которого подпочен к выходу компаратора, первый вход оторого соединен с выходом цифро-анадо-;, свого преобразователя,: а второй входс вь1ходом формирОвателЯ ВхОДКОГО сиГна» ла, причем входы дешифратора и цифро-аналоговых преобразователей импульсов соединены с выходами сдвигового регистра, управляюший вход которого через элемент задержки подключен к выходу формирователя следяшего строба и входу первого элемента задерипки первого блока, выход которого соединен со входом первого элемента

=--адержки второго блока, а выходы вентилей первого и Второго блока соединены с суммирующим и Вычитаюшим входами реверсивного счетчика импульсов.

Источники информации, принятые Во внимание при экспертизе

1. Кривицкий Ь. X. "Автоматические системы радиотехнических устройств», М„л., 1962, с, 127-137.

2. Электроника", 1 972, 34 7, с. 4849.

Фм@,2

Составитель Л. Мамросенко

Редактор Л. Гольдина Техред М. Петко Корректор В. Бутяга

Заказ 36 80/1 3 Тираж 995 П одпис ное

HNBH33 Государственного комитета СССР по делам изобретений и открытий

1 1 3 035, Москва Ж-35р P B f øcKèÿ набф у до 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4