Устройство для контроля последовательности чередования асинхронных импульсных сигналов

 

Союз Советскнн

Соцнаннстнческнк

Республнн

Оп НИЕ „„744953

ИЗОБРЕТЕН ИЯ (61) Дополнительное к авт. свнд-ву ¹ 491204 (22) Заявлено 09 О!.78 (21) 2569726/18-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.06.80. Бюллетень № 24 (51) М. Кл.е

Н 03 5/IS

Государственный комитет (53) УДК 621.374 (088.8) йо делам изобретений н открытий

Дата опубликования описания 05.07.80 (72) А втор изобретения

В. С. Колбасов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ПОСЛЕДОВАТЕЛЬНОСТИ ЧЕРЕДОВАНИЯ

АСИНХРОННЫХ ИЯПУЛ ЬСНБ1Х СИ ГНАЛ ОВ

Изобретение относится к радиоэлектронике и может быть использовано в устройствах автоматики лискретного действия.

По авт. св. № 491204 известно устройство для контроля последовательности чередования асинхронных импульсных сигналов, содержащее входные и выхолную шины и триггеры, единичные выходы которых подключены к одним из входов вентилей, каждая

L -тая входная шина соединена с другим вхолом i,-того вентиля, с единичным вхолом (i, --! }-го триггера н с нулевым входом щ (ь+ } - t o триггера, выходы всех вентилей подключены ко входам элемента ИЛИ, выход которого соединен с входной шиной.

Нелостатком устройства является отсутствие контроля наличия ложных импульсов, которые м<>гут поступить на устройство одновременно с текущими импульсными сигналами в результате возникновения сбоя илн неисправности в контролируемой схеме, т. е. нсдосгагочно широкие функциональные возмон ности.

11елью н:и>бретенни является расширение фунициональных возможностей устройства.

l1åëü достигается тем, что в устройство дл н контрол я последовательности че редования асинхронных импульсных сигналов, содержащее входные и выходную шины и триггеры, елкин-гпь1е выходы которых под. ключены к одним из входов вентилей, каждая .-тая входная шина соелинена с лругим входом L-того вентиля, с единичным вхолом (/-- 1 }-ого триггера, выходы всех вентилей подключены ко входам элемента ИЛИ, выход которого соединен с выходной шиной, введены дополнительные элементы И, дополнительный элемент ИЛИ, элемент запрета, первый вход кажлого дополнительного элемента И подключен к нулевому выходу каждого трнггера, второй вход кажлого дополнительного элемента И подключен к каждой ь-той вхолной шине, выходы дополнительных элементов И подключены ко входам дополнительного элемента ИЛИ, выход которого полключен к первому входу элемента запрета, второй вход которого подключен к выходу элемента ИЛИ.

На чертеже приведена схема устройства.

Устройство солержнт входные шины 1- 4, триггеры 5 — 8 от первого до -того, элсмен. ты И 9--1 2, дополнительные от первого до

>-того элементы И !3 --16, элементы ИЛИ 17 н 18, элемент запрета }9, выходную шину 20.

744953

Принцип работы устройства на примере работы -той ячейки, контролирующей чередование трех смежных сигналов Х <, Х, Х;+ .

В исходном состоянии элементы И 9 — 12, подключенные к единичным выходам триггеров, выключены, а элементы И 13 — 16, подключенные к нулевым выходам триггеров, включены. При поступлении на единичный вход триггера опережающего сигнала Х -i =

=- 1 триггер устанавливается в единичное состояние. Следующий за ним сигнал Х = 1 проходит через элемент И, подключенный к единичному выходу триггера, элемент ИЛИ

17 на вход элемента запрета 19 и при отсутствии «логической единицы» на запрещающем входе логического элемента «запрета» проходит на выходную шину 20 устройства. Запаздывающий смежный сигнал

Х.+ = 1 возвращает триггер в исходное нулевое состояние.

При соблюдении заданного порядка чередования всех контролируемых сигналов и отсутствия ложных каждый из контролируемых сигналов поочередно, через соответствующий ему элемент И 9 — 12, элементы ИЛИ 17, элемент запрета 19 поступает на выходную шину 20 устройства. В результате на выходе устройства формируется сигнал в виде постоянной «логической единицы».

Очевидно, при нарушении заданного порядка чередования контролируемых сигналов, или их отсутствии выходной сигнал будет отсутствовать.

При поступлении на шины 1 — 4 ложных сигналов триггеры, соответствующие этим шинам, находятся в нулевом состоянии и разрешают прохождение ложных сигналов через соответствующие элементы И 13 — !б, элемент ИЛИ 18 на запрещающий вход элемента запрета 19. В результате выходной сигнал будет отсутствовать, независимо от наличия сигнала на втором коде логического элемента запрета.

Таким образом, признаком нарушения заданной последовательности чередования контролируемых сигналов, заключающегося в изменении направлений обхода, отсутствии импульсов, присутствии ложных импульсов, служит наличие на выходной шине сигнала

«логический нуль».

Достоинство предлагаемого устройства заключается в широких функциональных возможностях, позволяющих фиксировать практически все возможные неисправности, возникающие в выходных каскадах контролируемой схемы. Большая достоверность контроля, достигаемая за счет введения дополнительных логических элементов, позволяющих контролировать наличие на входных шинах одновременно двух или более сигналов, позволит получить экономический эффект от применения данного устройства. ге

Формула изобретения

Устройство для контроля последовательности чередования асинхронных импульсных сигналов по авт. св. № 491204, отличаюи,ееся тем, что, с целью расширения функциональных возможностей, в него введены дополнительные элементы И, дополнительный элемент ИЛИ и элемент запрета, причем

36 первый вход с-того дополнительного элемента И подключен к нулевому выходу -того триггера, второй вход кi -Tîé входной шине, а выходы дополнительных элементов И подключены ко входам дополнительного эле3S мента ИЛИ, выход которого подключен к первому входу элемента запрета, ко второму входу которого подключен выход элемечта

ИЛИ.

Составитель А. Горбачев

Редактор Г. Улыбина Техред К. Шуфрич Корректор М. Демчик

Заказ 3681/14 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Устройство для контроля последовательности чередования асинхронных импульсных сигналов Устройство для контроля последовательности чередования асинхронных импульсных сигналов Устройство для контроля последовательности чередования асинхронных импульсных сигналов 

 

Похожие патенты:

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электротехнике и импульсной технике и может быть использовано для получения инфранизкочастотных импульсов, необходимых в цепях управления импульсной работой различных объектов железнодорожной автоматики, формируемых релейно-контактными узлами

Изобретение относится к оборудованию систем автоматизации научных исследований в ядерной физике и смежных областях и может использоваться для измерения интенсивности импульсных сигналов, статистически распределенных во времени

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к области формирования и генерирования пучков заряженных частиц и может быть использовано в катодолюминесцентном анализе вещества, плазмохимии, квантовой электронике и т.д
Изобретение относится к области формирования и генерирования пучков заряженных частиц и может быть использовано в катодолюминесцентном анализе вещества, плазмохимии, квантовой электронике и т.д

Изобретение относится к импульсной цифровой технике

Изобретение относится к импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга при единичном сигнале на первом управляющем входе, при обнаружении пропуска импульса или “зависания” (прекращения изменения) сигнала на импульсном входе при разрешении единичными сигналами на первом и втором управляющих входах), и может быть использовано, например, в качестве формирователя импульсов системного сброса (RESET (RST)) устройства программного управления (УПУ) с энергонезависимым оперативным запоминающим устройством (ОЗУ) обслуживаемой или необслуживаемой микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления с поддержкой режима аппаратного сторожевого таймера для перезапуска УПУ при “зависании” прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх