Отсчетно-измерительное устройство

 

< 746182

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

S .-;г (6I ) Дополнительное к авт. свид-ву (22) Заявлено 15.02,78 (21) 2582820/18.21 с присоединением заявки J%—

1 (23) Приоритет— (S1}М. К. .

G 01 8 13/36

G 01 F 7/02

Государстввнный комитет ло делам нэовретений н открытий

Опубликовано 07.07.80. Бюллетень М 25

Дата опубликования описания 070780 (53) УДК 621.317 (088.8) (72) А вторы изобретении

Ю. Н. Алпатов, Г. А. Ковалев, А. Г, Коренский и Н, И.Ходарев! (71) Заявитель (54) ОТСЧЕТНО- ИЗМЕРИТЕЛЬНОЕ УСТРОЙСТВО

Предлагаемое устройство относится к цифровой информационно-измерительной технике, может быть использовано при автоматизации разностных измерений в различных областях науки и техники.

Известно устройство для определения разности двух импульсных последовательностей, содержащее реверсивный счетчик и схемы син хронизации, в котором реверсивный счетчик служит в качестве двухканального интегратора

10 разности частот эталонного и информационного сигналов.

В этом устройстве информация в реверсивном счетчике меняется с приходом каждого импульса, что делает невозможным снятие ре15 эультирующей информации.

Известно отсчетно-измерительное устройство, содержащее два формирователя частотно-импульсных последовательностей, генератор тактовых импульсов, состоящий иэ задающего генерато20 ар и подключенного к его выходу шагового распределителя тактовых импульсов„два блока син хроииэации, каждый иэ которых включает в себя запоминающий триггер, первым входом под2 ключеиный к выходу одного из формирователей частотно-импульсных последовательностей, и первую схему совпадения, одним из входов подключенную к выходу заноминаФщего триггера, а вторым входом — к первому управляющему выходу генератора тактовых импульсов, дискретный фильтр, состоящий из двух инверторов, входами подключенных к выходам первых схем совпадения соответствующих блоков синхронизации, двух схем совпадения, первыми входами подключенных к выходам инверторов, триггера вычитания с раздельными входами, своими выходами подключенного ко вторым входам схем совпадения дискретного фильтра, и реверсивный счетный блок, входами подключенный к выходам схем совпадения дискретного фильтра, Это устройство малонадежно из-за сбоев при одновременном поступлении входных импульсов .

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в известное отсчетно-измерительное устройство

МФ№№«№юйймВФеЫ «Ж%% «м«» «««. «;.й ..«.-.:;% - -; - ««««-.ю«««м» «

746182 4

"Ронизации 11, каждый из когорых c()crorrI запоминающего триггсра 12, имеющего единичный вход 13 (14), нулевой вход I5 (16) и единичный выход 17 (18), первой схемы совпадения 19, имеющей вхс ды 20 -22 (23- -25) и выход 26 (27), триггера перезаписи 28, имеющего единичный вход 29 (30), нулевой вход

31 (32) и единичный выход 33 (34), второй схемы совпадения 35, имеющей входы 36 (37)

10 и 38 (39) и выход 40 (41), дискретный фильтр

20

3 введен логический блок, содержащий четыре схемы совпадения, три инвертора, триггер с раздельными входами, дифференциальную цель и блок установки в исходное состояние, причем первый вход первой схемы совпадения под ключен к третьему входу первой схемы совпадения первого блока синхронИзации и выходу первого формирователя частотнЫх импульсных последовательностей; выход первого инвертора подключен ко второму входу первой схемы совпадения и к первому входу второй схемы совпадения; выход второй схемы совпадения соединен с первым входом триггера вычитания дискретного фильтра; вход второго инвертора подключен к третьему входу первой схемы совпадения второго блока синхронизации, к выходу второго формирователя частотно-импульсных последовательностей и к первому входу третьей схемы совпадения, выход 1соторой соединен со входом первого инвертора; вход дифференцирующего звена подключен к выходу второго инвертора, а выход — ко второму входу третьей схемы совпадения; один из входов триггера с раздельными входами подключен к выходу первой схемы совпадения, а выход триггера соединен с третьим входом третьей схемы совпадения; выход блока установки исходного состояния подключен ко второму входу триггера с раздельными входами и к первому входу четвертой схемы совпадения, выход которой соединен со вторым входом триггера вычитания дискретного фильтра, в к дый из блоков синхронизации введен триггер перезаписи, ггрвым входом подключенный к выходу первой схемы совпадения блока синхронизаций, а вторым входом соединенный с выходом запоминающего триггера, и вторая схема совпадения, первым входом подключенная к выходу триггера перезаписи, вторым входом соединенная со вторым управляющим выходом генератора тактовых импульсов, а выходом подключенная ко второму входу эапоминающего триггера, причем вторая схема совпадения йервого блока синхронизации выходом подключена ко второму входу второй схемы совпадения логического блока, а вторая схема совпадения второго блока синхронизации выходом подключена ко второму входу четвертой схемы совпадения логического блока.

30 аж35

На чертеже представлена структурная электрическая схема предлагаемого устройства. устройство содержит два формирователя частотных импульсных последовательностей 1, имеющих соответственно выходы 2 и 3, генератор тактовых импульсов 4, состоящий иэ задающего генератора 5 и подключенного к его выходу шагового распределителя тактовых импульсов 6 с выходами 7-10: два блока син42, состоящий из двух инверторов 43 и 44, име ющих входы 45 и 46 и выходы 47 и 48, двух схем совпадения 49 и 50, имеющих входы 51

52 и 53, 54, триггера вычитания 55, имеющего входы 56 и 57 и выходы 58 и 59, реверсивный счетный блок 60, имеющий входы 61 и 62 и логический блок 63, состоящий из первой схемы совпадения 64, имеющей входы 65, 66 и выход 67, первого инвертора 68, имеющего вход 69 и выход 70, второй схемы совпадения

7l„имеющей входы 72, 73 и выход 74, второго инвертора 75, имеющего вход 76 и выход 77, третьей схемы совпадения 78, имеющий входы

79, 80, 81 и выход 82, дифференцирующего звена 83Ä 84 и выход 85, триггера 86 с раздельными входами 87, 88 и выходом 89, блока установки исходного состояния

90, имеющего выход 91, и четвертой схемы совпадения 92, имеющей входы 93, 94 и выход 95. .Принцип работы устройства заключается в следующем. Каждый входной импульс частотных последовательностей, формируемых формирователями 1, запоминается соответствующим триггером памяти 12 блоков синхронизации 11. Задающий генератор 5 через шаговый распределитель 6 разновременно опрашивает состояния триггеров памяти 12 и перезаписывает состояния на триггеры перезаписи 28 с помощью трехвходовой схемы совпадения 19, а также считывает состояния триггеров перезаписи 28 с помощью двухвходовых схем совпадения 35. На выходах

40 и 41 блоков синхронизации 11 формируются синхронизированные с тактовыми импульсами шагового распределителя 6 последовательности импульсов постоянной длительности, равной интервалу между двумя соседними синхроимпульсами, которые поступают на входы дискретного фильтра 42, исключающего одиночночередующиеся входные импульсы и определяющего очередность поступления счетных импуль. сов на входы 6! и 62 реверсивного счетного блока 60, на выходе которого представляется в используемом коде результат сравнения частотных импульсных последовательностей с учетом знака их разности. Логический блок 63 устраняет неоднозначность исходного состояния триггера вычитания 55 и устанавливает стро|ую очередность обработки информации, независимо

5 74618 от порядка поступления ее на входы соответсгвующих формнр< вателей частотных импульсных последовательностей 1.

В исходном со тояннн триггер вычитания 55 запрещает прохождение импульсов через схему

5 совпадения 49 и разрешает прохождение импульсов через схему совпадения 50, В то же время триггер 86 разрешает прохождение через схему совпадения 78 импульса с днфференцирующего звена 83. В начале работы возможны два случая: первый импульс приходит с выхода 2 первого формирователя импульсных последовательностей 1 или с выхода 3 второго формирователя импульсных последовательностей, г

2 6 гера 12 с задержкой во времени, опредсляемой параметрами днфференцнрующего звена 83, через инвертор 75, дифференцирующее звено 83, схему совпадения 78, инвертор 68 и схему с падения 71 поступает на вход 57 триггера 55 и устанавливает его в состояние, запрещающее прохождение импульса через схему совпадения

50 на вход реверсивного счетного блока 60.

Одновременно этим же импульсом через схему совпадения 64 триггер 86 перебрасывается в состояние, запрещающее прохождение последующих импульсов с дифференцирующего звена

83 через схему совпадения 78. В дальнейшем схема работает, как было описано в первом случае.

Отсчетно-измерительное устройство, содержащее два формирователя частотно-импульсных,последовательностей, генератор тактовых импульсов, состоящий из задающего генератора и подключенного к его выходу шагового распределителя тактовых импульсов, два блока синхронизации, каждый из которых включает в себя запоминающий триггер, первым входом подключенный к выходу одного из формирователей частотно-импульсных последовательностей, и первую схему совпадения, одним из входов

t подключенную к выходу запоминающего триггера, а вторым входом — к первому управляющему выходу генератора тактовых импульсов, дискретный фильтр, состоящий из двух инверторов, входами подключенных к выходам первых схем совпадения соответствующих блоков синхронизации, двух схем совпадения, первыми входами подключенных к выходам инверторов, триггера вычитания с раздельными входами, своими выходами подключенного ко вторым входам схем совпадения дискретного фильтра, и реверсивный счетный блок, входами подключенный к выходам схем совпадения дискретно- го фильтра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы, в него введены логический блок, содержащий четыре схемы совпадения, три йнвертора, триггер с раздельными входами, дифференциальную цепь и блок установки в исходное состояние, причем первый вход первой схемы совпадения подклюВ первом случае с приходом импульса запоминающий триггер 12 устанавливается в состояние, разрешающее прохождение синхроимпульса через схему совпадения 19. Одновременно этим же импульсом через схему совпадения

64 сбрасывается в нуль триггер 86, запрещая прохождение импульса через схему совпадения

78. С приходом первого синхроимпульса триггер перезаписи 28 разрешает прохождение второго синхроимпульса через схему. совпадения 35.25

В то же время первый синхроимпульс через инвертор 43 поступает на вход схемы совпадения 49. Однако, поскольку на второй вход этой схемы с триггера вычитания 55 поступает запрещающий сигнал, на вход 61 реверсивного счетного блока 60 импульс не проходит.

Второй синхроимлульс через схемы совпадения 35 и 71 перебрасывает триггер 55 в состояние, разрешающее прохождение сигнала через схему совпадения 49 и запрещающее про35 хождение сигнала через схему совпадения 50.

С приходом следующего иь1ттуль s с выхода 3 формирователя импульсных последовательностей 1 процесс прохождения сигнала по этому каналу аналогичен описанному выше, и происходит очередной переброс триггера вычитания, а на вход 62 реверсивного счетного блока сигнал не поступает. Таким .образом, при пооче- редном приходе импульсных последовательностей по двум каналам сигналы на входы 61

45 и 62 реверсивного счетного блока 60 не поступают. Если же на какой-то из каналов пришло подряд два или более импульсов, то они попадают на один из входов блока 60, так как с окончанием первого импульса,триггер вычи50 тания 55 устанавливается в состояние, разрешающее прохождение импульсов соответствующего канала, и реверсивцый счетный блок 60 фиксирует разницу числа импульсов по двум ка- налам.

I 55

Во втором слу ис отсчет импульсных последовательностсй начинается с выхода 3 формирователя j, При 1оь1 первый HMnyJIbc, поступающий на их<и I4 ипоминающего тригПредложенное устройство позволяет досто. верно определять величину и знак разности. частотных импульсных последовательностей независимо от величины абсолютных значений частот входных импульсных последовательностей, обладает высокой надежностью в работе, определяемой исключением вероятности одновременного прихода счетных имлульсов на входы реверсивного счетного блока.

Формула изобре тения

746l82

ЦНИИПИ Заказ 3925/27 Тираж 801 Подписное

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

7 чен к третьему входу первой схемы совпадения первого блока синхронизации и выходу первого формирователя частотных импульсных последовательностей, выход первого инвертора подключен ко второму входу первой схемы совпадения и к первому входу второй схемы совпадения, выход второй схемы совпадения соединен с первым входом триггера вычитания дискретного фильтра, вход второго иивертора подключен к третьему входу первой схемы совпадения второго блока синхронизации, к выходу второго формирователя частотно-импульсных последовательностей и к первому входу третьей схемы совпадения, выход которой соединен со входом первого инвертора, вход дифференцирующего звена подключен к выходу второго инвертора, а выход — ко второму входу третьей схемы совпадения, один из входов триггера с раздельными входами подключен к выходу первой схемы совпадения, а выход триггера . соединен с третьим входом третьей схемы совпадения, выход блока установки исходного состояния подключен ко второму входу триггера с раздельными входами и к первому входу четвертой схемы совпадения, выход которой соединен со вторым входом триггера вычитания дискретного фильтра; кроме того, в каждый из блоков синхронизации введен триггер перезаписи, первым входом подключенный к выходу первой схемы совпадения блока синхронизации, а вТорым входом соединенный с вы ð ходом запоминающего триггера, и вторая схема совпадения, первым входом подключенная к выходу триггера перезаписи, вторым входом соединенная со вторым управляющим выходом генератора тактовых импульсов, а выходом под15 ключенная ко второму входу запоминающего триггера, причем вторая схема совпадения первого блока синхронизации выходом подключена ко второму входу второй схемы совпадения логического блока, а вторая схема совпадения зп второго блока синхронизации выходом подклю чена ко второму входу четвертой схемы совпадения логичвского блока,